高速數模轉換器求和模塊如何幫助您

　　TI 最近推出了幾款 JESD204B 數模轉換器 (DAC) ，其中包含的求和模塊是高速四通道 DAC 的最新功能。它位于內插濾波器及復合混頻器后面的信號路徑中，可幫助兩個復合數字路徑在進行模擬轉換之前加在一起。

　　我能使用求和模塊做什么?

　　如果您需要使用一個發(fā)送器同時發(fā)送兩個不同的頻帶(例如采用一個寬帶發(fā)送器發(fā)送兩個不同的蜂窩頻帶),那這個功能就很適合您。求和模塊可承擔 FPGA 中的頻率分離創(chuàng)建工作，將該工作交由 DAC 完成。

　　圖 1 是 DAC38J84 中的四個數字路徑，稱之為 A、B、C 和 D。它們可作為兩個復合路徑，即 A-B 和 C-D。兩個復合路徑都提供內插和 NCO 數字混頻，可在四通道 DAC 中為您提供兩個數字模塊上變頻器。

　　
圖 1：DAC38J84 的示意圖，其中多頻帶求和模塊用藍色顯示

　　在不使用求和模塊時，這兩個上變頻器可分別用來確定進入 DAC A 和 B(對應一個發(fā)送器)以及進入 DAC C 和 D(對應另一個發(fā)送器)的最終數據，假定四通道 DAC 連接兩個復合調制器。

　　在使用求和模塊時，無需所有四個輸出 DAC，只需使用 DAC A 和 B，因此一個模擬復合信號只提供一個 RF 輸出路徑。

　　比如我們要向兩條復合數據路徑的每條路徑發(fā)送 1.2288GSPS、1GHz 寬的復合模型，在 DAC38J84 中我們稱之為‘AB’和‘CD’。

　　每條復合路徑用 2 內插，因此內插后的數據速率是 2.4576GSPS。由于 NCO 也在該速率下運行，因此您可通過將 NCO 調節(jié)至 +500MHz，將‘AB’數據對調節(jié)成使整個 1GHz 信息帶寬位于 0 至 +1000MHz 頻譜范圍內的形式。

　　然后，您可將 CD 數據對調節(jié)為 -500MHz，使頻譜位于 -1000MHz 至 0Hz 之間。切記，您已將一個復合模式發(fā)送至兩個復合數據路徑。使用數字求和模塊，隨后您可將 AB 和 CD 數據路徑加在一起。它們仍然以 2.4576GSPS 的速率運行，但現在的信號信息處于 -1000MHz 至 +1000MHz 的復合頻譜中，因此可創(chuàng)建 2GHz 的信息帶寬。

　　現在，您可將組合后的數據路徑發(fā)送至 DAC A 和 B 進行模擬轉換并發(fā)送。這有助于您將 2GHz 的信息帶寬發(fā)送至 FPGA/DUC 速率僅為 1.23GSPS 的模擬/RF 領域。這樣，您可選擇較慢的 FPGA DUC 速率降低 FPGA 設計的速度及邏輯門需求，并降低 FPGA 至 DAC38J84 的接口速度，其可通過使用更低速度/成本的 FPGA 降低 FPGA 成本。

　　如果您希望了解這種概念的實際情況，請觀看我同事 Matt Guibord 的視頻演示，了解如何使用 DAC38J84 實現 2GHz 的復合帶寬。

　　我已經通過實例介紹了在模擬轉換之前將兩個復合數字路徑加在一起的方法。您如何使用該方法為其它應用帶來優(yōu)勢?

　　更多資源：

　　· 閱讀 DAC38J84 說明書;

　　· 購買 DAC38J84 評估板 (EVM);

　　· 購買 Matt 視頻中使用的 TSW14J56EVM 模式發(fā)生器與數據采集卡;

　　· 了解有關 TI JESD204B 模數轉換器 (ADC)、DAC 以及時鐘產品系列的更多詳情。