Thumb指令集之: Thumb指令的特點及實現(xiàn)
在ARM體系結(jié)構(gòu)中,ARM指令集中的指令是32位指令,其執(zhí)行效率很高。對于存儲系統(tǒng)數(shù)據(jù)總線為16位的應(yīng)用系統(tǒng),ARM體系提供了Thumb指令集。Thumb指令集是ARM指令集的一個子集,它比ARM指令集有更高的代碼密度(一個可執(zhí)行的程序在內(nèi)存中所占的空間)。在存儲系統(tǒng)受限的嵌入式系統(tǒng)中,比如移動電話、PDA等,代碼密度是非常重要的,同時,成本壓力也會限制存儲器的大小、數(shù)據(jù)寬度和速度。在ARM體系的T變種(Tvariable)的版本中,同時支持ARM指令集和Thumb指令集,而且遵循一定的調(diào)用規(guī)則時,Thumb子程序和ARM子程序可以相互調(diào)用。
本文引用地址:http://m.butianyuan.cn/article/257044.htm11.1Thumb指令的特點及實現(xiàn)
Thumb指令集把32位ARM指令集的一個子集編碼為一個16位的指令集。在16位外部數(shù)據(jù)總線寬度下,ARM處理器上使用Thumb指令的性能要比使用ARM指令的性能更好;而在32位外部數(shù)據(jù)總線寬度下,使用Thumb指令的性能要比使用ARM指令的性能差。因此,Thumb指令多用于存儲器受限的一些系統(tǒng)中。Thumb指令集并沒有改變ARM系統(tǒng)底層的程序設(shè)計模型,只是在該模型上增加了一些限制條件。Thumb指令集中的數(shù)據(jù)處理指令的操作數(shù)仍然是32位,指令尋址地址也是32位的。
代碼密度是Thumb指令集的一個主要優(yōu)勢。平均而言,對于同一個程序,使用Thumb指令實現(xiàn)所需的存儲空間,要比等效的ARM指令實現(xiàn)少30%左右。下面的例子代碼,使用ARM指令和Thumb指令實現(xiàn)相同的除法操作。從例子中可以看出,雖然Thumb指令的實現(xiàn)使用了更多的指令,但是它占用的總的存儲空間卻比較小。
【例11.1】使用ARM指令實現(xiàn)除法運算
MOVr3,#0
loop
SUBr0,r0,r1
ADDGEr3,r3,#1
BGEloop
ADDr2,r0,r1
【例11.1】中r0為被除數(shù),r1存放除數(shù),r2和r3分別存放余數(shù)和商。完成整個除法運算使用了5條指令,每一條指令所占的字節(jié)數(shù)為4,所以實現(xiàn)一個除法運算,ARM指令所占有的字節(jié)數(shù)為20。
【例11.2】使用Thumb指令實現(xiàn)除法運算
MOVr3,#0
loop
ADDr3,#1
SUBr0,r1
BGEloop
SUBr3,#1
ADDr2,r0,r1
【例11.2】使用Thumb指令完成了和【例11.1】完全相同的功能。Thumb指令雖然使用了6條指令,但其每條指令占用2個字節(jié),所以總的字節(jié)數(shù)為6×2=12,小于ARM指令所占用的20個字節(jié)。
Thumb指令是ARM指令的一個受限子集,在Thumb狀態(tài)下,不能直接訪問所有的處理器寄存器,只有r0~r7是可以被任意訪問的,在Thumb狀態(tài)下使用該8個寄存器和在ARM狀態(tài)下使用沒有區(qū)別。寄存器r8~r12只能通過MOV、ADD或CMP指令訪問。CMP指令和所有操作r0~r7的數(shù)據(jù)處理指令都會影響CPSR中的條件標(biāo)志位。一些Thumb指令還使用到了程序計數(shù)器PC(r15),鏈接地址寄存器LR(r14)和堆棧指針寄存器SP(r13)。在Thumb狀態(tài)下,讀取r15寄存器時,bit[0]值為0,bit[31∶1]包含了PC的值。當(dāng)對r15進行寫入時,bit[0]被忽略,bit[31∶1]被設(shè)置成當(dāng)前程序計數(shù)器的值。
表11.1列出了Thumb狀態(tài)下,各寄存器的使用情況。
表11.1 Thumb寄存器的使用
寄存器 | 訪問 |
r0~r7 | 完全訪問 |
r8~r12 | 只能通過MOV、ADD及CMP訪問 |
r13 | 限制訪問 |
r14 | 限制訪問 |
r15 | 限制訪問 |
CPSR | 間接訪問 |
SPSR | 不能訪問 |
從表11.1可以看出,Thumb狀態(tài)下不能直接訪問CPSR和SPSR。也就是沒有和MSR和MRS等價的指令。為了改變CPSR和SPSR的值,必須使處理器狀態(tài)切換到ARM狀態(tài),再使用指令MSR和MRS來實現(xiàn)。同樣,在Thumb狀態(tài)下也沒有協(xié)處理器訪問指令,要訪問協(xié)處理器寄存器來配置cache和進行內(nèi)存管理,也必須使處理器切換到ARM狀態(tài)。
注意 | Thumb狀態(tài)下,對CPSR的條件標(biāo)準(zhǔn)位控制由算術(shù)和邏輯操作設(shè)置并控制條件轉(zhuǎn)移。 |
評論