片上系統(tǒng)(SOC)的設(shè)計流程及其集成開發(fā)環(huán)境

SOC技術(shù)是當前大規(guī)模集成電路(VLSI)的發(fā)展趨勢，也是21世紀集成電路技術(shù)的主流，其為集成電路產(chǎn)業(yè)和集成電路應(yīng)用技術(shù)提供了前所未有的廣闊市場和難得的發(fā)展機遇。SOC為微電子應(yīng)用產(chǎn)品研究、開發(fā)和生產(chǎn)提供了新型的優(yōu)秀的技術(shù)方法和工具，也是解決電子產(chǎn)品開發(fā)中的及時上市(TTM——Time to Market)的主要技術(shù)與方法。

　　就目前現(xiàn)狀而言，若以嵌入式系統(tǒng)所采用的核心器件——處理器進行劃分，嵌入式系統(tǒng)可以分為三種類型：基于微控制器(MCU)的嵌入式系統(tǒng)、基于信號處理器 (DSP)的嵌入式系統(tǒng)、基于微處理器(MPU)的嵌入式系統(tǒng)。其中，基于MCU的嵌入式系統(tǒng)是一種低端嵌入式系統(tǒng)，這種系統(tǒng)共同的特點是系統(tǒng)運行速度低、數(shù)據(jù)處理能力弱和存儲空間有限(K級)，因此只適合于低端的電子產(chǎn)品；基于DSP的嵌入式系統(tǒng)是中低端嵌入式系統(tǒng)，這種系統(tǒng)共同特點是系統(tǒng)運行速度較高、數(shù)據(jù)處理能力強，但是存儲空間也是有限的(K級、M級)；基于MPU的嵌入式系統(tǒng)通?？梢苑譃閮煞N類型：基于CISC架構(gòu)微處理器的嵌入式系統(tǒng)和基于 RISC架構(gòu)微處理器的嵌入式系統(tǒng)。

其中，CISC架構(gòu)微處理器通常是由x86體系結(jié)構(gòu)進行嵌入應(yīng)用擴展而獲得一種類型的嵌入式處理器；RISC架構(gòu)嵌入式微處理器可以分為三大體系結(jié)構(gòu)：ARM體系結(jié)構(gòu)、PowerPC體系結(jié)構(gòu)和MIPS體系結(jié)構(gòu)，基于這三大體系結(jié)構(gòu)的嵌入式處理器品種繁多，功能也各異。但基于此類處理器的嵌入式系統(tǒng)共同特點是運行速度高、數(shù)據(jù)處理能力強、存儲空間足夠大(G級)，因此是一種高端的嵌入式系統(tǒng)。

　　無論是低端、中端或高端嵌入式系統(tǒng)，其經(jīng)典的設(shè)計方法仍然是一種板級電子系統(tǒng)設(shè)計方法：首先，根據(jù)嵌入式系統(tǒng)的設(shè)計要求，并且按一定的設(shè)計規(guī)則，把整個嵌入系統(tǒng)劃分成具有特定功能的若干個功能模塊，如處理器模塊、信號采集模塊、執(zhí)行機構(gòu)控制模塊等；然后，根據(jù)系統(tǒng)模塊劃分的結(jié)果，選擇現(xiàn)成已商品化的模塊或自行研制各功能模塊；最后把這些模塊組合成一個完整的嵌入式系統(tǒng)。隨著集成電路技術(shù)的發(fā)展和嵌入式系統(tǒng)小型化和微型化等方面要求，板級電子系統(tǒng)設(shè)計已經(jīng)開始出現(xiàn)如下幾個方面的變化：

(1)嵌入式系統(tǒng)的核心器件——處理器(包括MCU、DSP和MPU等)已經(jīng)開始向單芯片系統(tǒng)方向發(fā)展，例如，經(jīng)典 8051系列微控制器已經(jīng)從原來只有簡單的并行I/O和串行接口(UART)發(fā)展到具有并行I/O、多UART、接口、紅外線傳輸、A/D轉(zhuǎn)換器、D/A 轉(zhuǎn)換器、模擬比較器、可編程模擬信號放大器、濾波器、PWM等的可編程片上系統(tǒng)(SOPC)型MCU芯片，即只需要極其少量的外圍器件就可以完成一個具有特定功能的嵌入式系統(tǒng)的設(shè)計工作；

　　(2)嵌入式系統(tǒng)的核心器件——處理器(包括MCU、DSP和MPU等)已經(jīng)開始向平臺級芯片方向發(fā)展，目前所推出的高檔嵌入式處理器，無論是基于ARM體系結(jié)構(gòu)、PowerPC體系結(jié)構(gòu)還是基于MIPS體系結(jié)構(gòu)的高檔嵌入式處理器，在單芯片上不僅具有各種功能的外圍接口，而且通常內(nèi)置有RISC協(xié)處理器(例如RISC微控制器、數(shù)字信號處理器等)，同時還具有測試和自開發(fā)接口，因此安全可以把其認為是一種硬件平臺級芯片，這樣使得嵌入式系統(tǒng)設(shè)計與開發(fā)重點由板級系統(tǒng)設(shè)計轉(zhuǎn)到芯片級系統(tǒng)設(shè)計；

　　(3)嵌入式系統(tǒng)的核心器件——處理器(包括MCU、DSP和 MPU等)已經(jīng)向高處理速度方向發(fā)展，從而使板級電子系統(tǒng)的PCB設(shè)計難度增加，設(shè)計重點不僅是PCB版圖設(shè)計，更重要的是電磁兼容性和系統(tǒng)可靠性設(shè)計。由此可見，由于嵌入式系統(tǒng)的核心部件——處理器向片上系統(tǒng)(SOC)發(fā)展，板級設(shè)計工作量逐漸減少，未來的嵌入系統(tǒng)的發(fā)展的重點將從板級電子系統(tǒng)設(shè)計轉(zhuǎn)到芯片級電子系統(tǒng)設(shè)計上(即轉(zhuǎn)移到片上系統(tǒng)設(shè)計上)，因此基于片上系統(tǒng)(SOC)設(shè)計方法必將成為未來嵌入式系統(tǒng)的發(fā)展主流。

　　對于一般的嵌入式系統(tǒng)設(shè)計者來講，尤其是國內(nèi)的嵌人式系統(tǒng)設(shè)計者來講，基于片上系統(tǒng)(SOC)的設(shè)計方法還是主要停留在板級電子系統(tǒng)設(shè)計方法層次，即利用已經(jīng)推出的商用SOC芯片進行板級電子系統(tǒng)設(shè)計，這主要是由于設(shè)計工具、資金、集成電路工藝等方面的限制所致。但是，由于近年來多晶圓(MPW)項目和 CPLD/FPGA技術(shù)的發(fā)展，尤其是可編程片上系統(tǒng)(SOPC——System-on-a-Programmable-chip)芯片的出現(xiàn)，使得一般的系統(tǒng)設(shè)計者進入芯片級電子系統(tǒng)設(shè)計成 為可能。自從1999年出現(xiàn)第一個可編程片上系統(tǒng)(SOPC)器件以來，已經(jīng)有眾多可編程器件供應(yīng)商推出了具有自己特色的可編程器件，最為典型的是世界上兩大可編程器件供應(yīng)商——Xilinx公司和Altera公司在FPGA/CPLD基礎(chǔ)推出的系列可編程片上系統(tǒng)器件。其中，Xilinx公司先后推出的可編程片上系統(tǒng)器件有：Virtex系列、Virtex-E系列、Virtex-II系列、Virtex-Pro系列、Spaxtan系列、Spartan-II系列等；Altera公司先后推出的可編程片上系統(tǒng)器件有：APEX20系統(tǒng)、APEX II系列、Mercury系列、Excalibur系列、Stratix系列、Cyclone系列等。每個系列器件都有多種產(chǎn)品，以適用于不同的應(yīng)用要求。因此，對于國內(nèi)一般的系統(tǒng)設(shè)計者來講，基于可編程片上系統(tǒng)(SOPC)器件的嵌入式系統(tǒng)設(shè)計將是進入芯片級電子系統(tǒng)設(shè)計的敲門磚。

那么，從板級電子系統(tǒng)設(shè)計到芯片級電子系統(tǒng)設(shè)計轉(zhuǎn)變將導(dǎo)致哪些方面的變化?主要表現(xiàn)在如下幾個方面：

　　(1)在設(shè)計描述工具方面，傳統(tǒng)的板級電子系統(tǒng)設(shè)計主要采用電路原理圖和元器件外形封裝圖作為設(shè)計描述語言工具，而現(xiàn)在的芯片級電子系統(tǒng)設(shè)計主要采用文本方式的硬件描述語言(HDL——Hardware Description Language)作為設(shè)計描述語言工具；

　　(2) 在設(shè)計流程方面，板極電子系統(tǒng)設(shè)計主要經(jīng)歷電子系統(tǒng)原理圖設(shè)計與仿真、印刷電路板(PCB)設(shè)計與仿真分板(包括信號完整性分析、電磁兼容性分析等)等二個階段，而芯片級電子系統(tǒng)設(shè)計通常需要經(jīng)歷系統(tǒng)級設(shè)計與仿真、算法級設(shè)計與仿真、寄存器傳輸級(RTL)設(shè)計與仿真、邏輯綜合與驗證、版圖設(shè)計綜合與驗證等5個階段；

　　(3)在軟硬件協(xié)同設(shè)計方面，板級電子系統(tǒng)設(shè)計所采用的方法是先進行硬件系統(tǒng)設(shè)計后再進行軟件系統(tǒng)設(shè)計的方法，難以實現(xiàn)軟硬同步設(shè)計或協(xié)同設(shè)計，而芯片級電子系統(tǒng)設(shè)計可以比較容易實現(xiàn)軟硬件同時設(shè)計或協(xié)同設(shè)計；

　　(4)在設(shè)計實現(xiàn)方面，板級電子系統(tǒng)設(shè)計主要基于具有特定功能的集成電路器件，而芯片級電子系統(tǒng)設(shè)計主要是基于具有特定功能的電路模塊——知識產(chǎn)權(quán)核(IP核)。因此，板級電子系統(tǒng)設(shè)計與芯片級電子系統(tǒng)設(shè)計無論是在設(shè)計方法上還是在設(shè)計工具方面都發(fā)生了較大的變化。

隨著現(xiàn)代信息技術(shù)的發(fā)展，電子產(chǎn)品生命周期越來越短，特別是電子工業(yè)技術(shù)不斷發(fā)展，基于深亞微米和超深亞微米的超大規(guī)模集成電路技術(shù)的片上系統(tǒng)(SOC) 芯片需求日益擴大，傳統(tǒng)的板級電子系統(tǒng)設(shè)計方法已不能適應(yīng)產(chǎn)業(yè)界對電子產(chǎn)品需求。因此，基于知識產(chǎn)權(quán)(IP)核復(fù)用的芯片級電子系統(tǒng)設(shè)計方法將成為嵌入式系統(tǒng)設(shè)計的主流方式。

　　基于可編程片上系統(tǒng)(SOPC)的芯片級電子系統(tǒng)設(shè)計主要有兩大支撐點：可編程片上系統(tǒng)器件所能提供的片上資源和可復(fù)用IP核庫所能提供的IP核資源。其中，可編程片上系統(tǒng)器件所能提供的片上資源是由集成電路工藝技術(shù)發(fā)展決定的，對于系統(tǒng)設(shè)計者來講，應(yīng)根據(jù)設(shè)計要求盡量選擇合適的器件；可復(fù)用TP核庫所能提供的IP核資源需要通過系統(tǒng)設(shè)計者自行建設(shè)。在基于SOC的電子系統(tǒng)設(shè)計中，針對各類專門技術(shù)、專門應(yīng)用、專門工具、專門生產(chǎn)工藝、專門產(chǎn)品的IP資源庫的建設(shè)和共享已形成一種規(guī)范，貫穿在系統(tǒng)設(shè)計的全過程。圖1為典型的基于IP核庫的片上系統(tǒng)(SOC)設(shè)計流程。

　　從圖1可以看出，在基于可編程上系統(tǒng)(SOPC)的嵌入式系統(tǒng)設(shè)計流程中，除了需要強有力的EDA設(shè)計工具支持外，離開充分的資源庫的支持，可以說是寸步難行，并且必將失去競爭力。從總體上講，各個層次的IP庫和EDA工具是芯片級電子系統(tǒng)設(shè)計者必備的兩翼，可選的IP核庫資源是一種設(shè)計者能力的表征。圖 2為芯片級電子系統(tǒng)設(shè)計中自頂向下設(shè)計方法的流程中所依賴的庫支持說明。

在圖1的片上系統(tǒng)(SOC)設(shè)計流程中，除了需要強有力的IP核庫和EDA工具支持外，與傳統(tǒng)的專用集成電路(ASIC)設(shè)計流程最明顯的區(qū)別就是——軟硬件協(xié)同設(shè)計，圖3給出軟硬件協(xié)同設(shè)計的一般流程。