基于FPGA 的誤碼率測試儀的設(shè)計(jì)與實(shí)現(xiàn)

摘要: 本文提出了一種使用FPGA 實(shí)現(xiàn)誤碼率測試的設(shè)計(jì)及實(shí)現(xiàn)方法。該設(shè)計(jì)可通過FPGA 內(nèi)建的異步串行接口向主控計(jì)算機(jī)傳遞誤碼信息，也可以通過數(shù)碼管實(shí)時(shí)顯示一段時(shí)間內(nèi)的誤碼率。文章先介紹了系統(tǒng)構(gòu)成和工作流程，然后重點(diǎn)分析了關(guān)鍵技術(shù)的實(shí)現(xiàn)。

作者：解放軍信息工程大學(xué) 劉江 張宏霄 劉洛琨

閱讀PDF文檔