新聞中心

EEPW首頁 > 測試測量 > 設(shè)計(jì)應(yīng)用 > 智能手機(jī)傳感器管理,F(xiàn)PGA比AP+MCU方案功耗低10倍

智能手機(jī)傳感器管理,F(xiàn)PGA比AP+MCU方案功耗低10倍

作者: 時間:2013-11-11 來源:網(wǎng)絡(luò) 收藏

本文引用地址:http://m.butianyuan.cn/article/259168.htm

從屏幕旋轉(zhuǎn)、運(yùn)動檢測、數(shù)字羅盤和3D游戲,到增強(qiáng)實(shí)境(AR)、數(shù)碼影像防抖技術(shù)、定位服務(wù)(LBS)、室內(nèi)及多樓層盲區(qū)導(dǎo)航功能,以加速度計(jì)、陀螺儀、氣壓計(jì)為代表的傳感器正在智能互聯(lián)時代扮演著重要的角色。因此,對設(shè)計(jì)者而言,一個顯而易見的挑戰(zhàn)是,如何管理手機(jī)中迅速增加的傳感器?

有限的資源


利用手機(jī)應(yīng)用處理器,或是以MCU/ASSP/ASIC為核心的“Sensor Hub”對傳感器進(jìn)行管理的做法并不新鮮。但Lattice公司消費(fèi)類移動電子產(chǎn)品市場部經(jīng)理Subra Chandramouli認(rèn)為,每添加一顆傳感器,有限的系統(tǒng)GPIO資源就會成為阻礙設(shè)計(jì)者前行的第一顆“絆腳石”;其次,不同的傳感器帶來了特定接口的要求,從而對AP或MCU可以支持的傳感器數(shù)目帶來了限制,增加了設(shè)計(jì)的復(fù)雜性并延長了產(chǎn)品開發(fā)過程;第三,由于傳感器的絕對數(shù)量在增加,它們在不斷收集時間敏感型數(shù)據(jù)的過程中,使得AP成為系統(tǒng)功耗的最大消耗者之一。





為了解決這些限制,并應(yīng)對不斷增長的功耗、成本和尺寸目標(biāo),在多傳感器的移動電子產(chǎn)品設(shè)計(jì)中,一些開發(fā)人員開始放棄傳統(tǒng)意義上將傳感器連接至AP/MCU的做法,轉(zhuǎn)而選擇使用專門針對移動應(yīng)用進(jìn)行了優(yōu)化的低密度現(xiàn)場可編程門陣列()產(chǎn)品,從消耗大量功耗的應(yīng)用處理器中分離功能。Lattice日前宣布推出的超低密度 就是一例。


靈活的方案


帶有選通信號發(fā)生器硬IP、I2C和SPI接口,通過采用25-ball/16-ball WLCSP(晶圓級芯片)封裝技術(shù),系列最小的封裝尺寸僅為1.4mmx1.48mmx0.45mm。它在單芯片集成了許多先進(jìn)的功能,如:IrDA、條碼仿真、呼吸LED、以及可用于添加用戶自定義功能的邏輯。更重要的是,iCE40LM系列工作模式下的功耗低于1mW,采用iCE40LM FPGA方案比傳統(tǒng)單AP方案的功耗降低約100倍,比相結(jié)合的設(shè)計(jì)功耗低10倍。


iCE40LM解決方案的功耗降低了幾個數(shù)量級

Subra Chandramouli表示,通過采用低密度FPGA產(chǎn)品作為傳感器連接樞紐,設(shè)計(jì)師可從移動設(shè)備的計(jì)算核心中將計(jì)算密集型功能進(jìn)行有效分離,不但速度比協(xié)處理器和ASSP快,還大大減少了功耗和電路板面積。巨大的設(shè)計(jì)靈活性據(jù)稱是此類產(chǎn)品帶給設(shè)計(jì)師的另一大優(yōu)勢。

此外,由于FPGA每個I/O是可配置的,通過FPGA輸入的任何形式接口,設(shè)計(jì)人員都可以很容易地改變設(shè)計(jì)方案用以支持新的接口需求。Lattice方面認(rèn)為,這種新的自由方式使設(shè)計(jì)師能夠迅速而輕松地交換具有不同性能的傳感器,不必理會它們的接口要求,無需擔(dān)心改變在處理器子系統(tǒng)中的代碼或重做電路板。在產(chǎn)品設(shè)計(jì)早期鎖定的應(yīng)用處理器和FPGA樞紐之間的接口,在設(shè)計(jì)過程中仍可做出重大修改,且不會影響產(chǎn)品開發(fā)計(jì)劃。


同樣重要的是,這種新的方法給功耗帶來了相當(dāng)?shù)囊嫣?。在過去的二十年中,典型的FPGA靜態(tài)功耗急劇下降,從0.5W降低到如今的低于50μW。因此,作為一個事件驅(qū)動的系統(tǒng),基于FPGA的樞紐可以即時響應(yīng)傳入的傳感器數(shù)據(jù),并有效地減輕應(yīng)用處理器耗時的傳感器管理和控制操作的負(fù)荷。


作為一個例子,下面的框圖說明了在最近的手機(jī)設(shè)計(jì)使用ICE40 FPGA的應(yīng)用。通過從應(yīng)用處理器分離時序嚴(yán)格的“檢測、決定,驗(yàn)證”功能,該應(yīng)用實(shí)現(xiàn)了I/O擴(kuò)展和多傳感器管理應(yīng)用,有助于減少應(yīng)用處理器的運(yùn)行時間和降低功耗。

在手機(jī)設(shè)計(jì)中采用Lattice iCE40LM實(shí)現(xiàn)I/O擴(kuò)展和多傳感器管理應(yīng)用


上一頁 1 2 下一頁

評論


相關(guān)推薦

技術(shù)專區(qū)

關(guān)閉