新聞中心

EEPW首頁 > EDA/PCB > 業(yè)界動態(tài) > 手機內(nèi)存新革命:LPDDR4標準正式發(fā)布

手機內(nèi)存新革命:LPDDR4標準正式發(fā)布

作者: 時間:2014-08-27 來源:驅(qū)動之家  收藏

  經(jīng)過多年的籌劃,JEDEC固態(tài)技術(shù)協(xié)會今天正式發(fā)布了新一代低功耗內(nèi)存標準(LowPowerDoubleDataRate4),規(guī)范編號“JESD209-4”。

本文引用地址:http://m.butianyuan.cn/article/262246.htm
手機內(nèi)存新革命:LPDDR4標準正式發(fā)布

  新革命:標準正式發(fā)布

  內(nèi)存主要面向智能手機、平板機、超薄筆記本等移動類設(shè)備。和針對桌面、筆記本、服務(wù)器的DDR4內(nèi)存一樣,它也致力于提升頻率、性能和吞吐能力,最高可達4266MHz,兩倍于DDR3/LPDDR3。

  不過這只是遠期目標,目前的規(guī)范中最高為3200MHz(DDR4也是這個),但即便如此也要比LPDDR3-2133快了整整一半。

  為了達到如此高的頻率,LPDDR4的架構(gòu)經(jīng)過了徹底重新設(shè)計,從單通道Die、每通道16-bit進化到了雙通道Die、每通道16-bit,也就是總的位寬翻番為32-bit。

  雙通道設(shè)計大大減少了數(shù)據(jù)信號從內(nèi)存陣列到I/O接口的傳輸距離,直接降低了功耗,還允許時鐘、地址總線和數(shù)據(jù)總線組合在一起。

  說起功耗,LPDDR4的運行電壓已經(jīng)從上代的1.2V降低至1.1V(DDR41.2V),并特別設(shè)計了在超大頻率范圍內(nèi)的高效率運行。信號電壓為367mV或者440mV。

  JEDECJC-42.6工作委員會主席HungVuong激動地表示:“LPDDR3只是在LPDDR2基礎(chǔ)上的一次進化,LPDDR4的架構(gòu)則是完全不同的。”

  其實早在2013年初,LPDDR3尚未投入實用之時,LPDDR4內(nèi)存的制定工作就已經(jīng)進入了關(guān)鍵階段。去年底到今年初,三星、海力士、美光等先后曝光了自己的LPDDR4內(nèi)存樣品。



關(guān)鍵詞: 手機內(nèi)存 LPDDR4

評論


相關(guān)推薦

技術(shù)專區(qū)

關(guān)閉