工程師離不開的那些電路設(shè)計工具

　　EDA技術(shù)是在電子CAD技術(shù)基礎(chǔ)上發(fā)展起來的計算機軟件系統(tǒng)，是指以計算機為工作平臺，融合了應用電子技術(shù)、計算機技術(shù)、信息處理及智能化技術(shù)的最新成果，進行電子產(chǎn)品的自動設(shè)計。利用EDA工具，可以將電子產(chǎn)品從電路設(shè)計、性能分析到設(shè)計出IC版圖或PCB版圖的整個過程在計算機上自動處理完成。

　　EDA常用軟件

　　EDA工具層出不窮，目前進入我國并具有廣泛影響的EDA軟件有：EWB、PSPICE、OrCAD、PCAD、Protel、ViewLogic、 Mentor、Graphics、Synopsys、LSIlogic、Cadence、MicroSim等等。按主要功能或主要應用場合，可分為電路設(shè)計與仿真工具、PCB設(shè)計軟件、IC設(shè)計軟件、PLD設(shè)計工具及其它EDA軟件。

　　電子電路設(shè)計與仿真工具

　　電子電路設(shè)計與仿真工具包括SPICE/PSPICE;EWB;Matlab;SystemView;MMICAD等。下面簡單介紹前三個軟件。

　　(1)SPICE：由美國加州大學推出的電路分析仿真軟件，現(xiàn)在用得較多的是PSPICE6.2，在同類產(chǎn)品中是功能最為強大的模擬和數(shù)字電路混合仿真 EDA軟件，它可以進行各種各樣的電路仿真、激勵建立、溫度與噪聲分析、模擬控制、波形輸出、數(shù)據(jù)輸出、并在同一窗口內(nèi)同時顯示模擬與數(shù)字的仿真結(jié)果。無論對哪種器件哪些電路進行仿真，都可以得到精確的仿真結(jié)果，并可以自行建立元器件及元器件庫。

　　(2)EWB軟件：20世紀90年代初推出的電路仿真軟件。相對于其它EDA軟件，它是較小巧的軟件(只有16M)。但它對模數(shù)電路的混合仿真功能卻十分強大，幾乎100%地仿真出真實電路的結(jié)果，并且它在桌面上提供了萬用表、示波器、信號發(fā)生器、掃頻儀、邏輯分析儀、數(shù)字信號發(fā)生器、邏輯轉(zhuǎn)換器和電壓表、電流表等儀器儀表。它的界面直觀，易學易用。它的很多功能模仿了SPICE的設(shè)計，但分析功能比PSPICE稍少一些。

　　(3)文字MATLAB產(chǎn)品族

　　它們的一大特性是有眾多的面向具體應用的工具箱和仿真塊，包含了完整的函數(shù)集用來對圖像信號處理、控制系統(tǒng)設(shè)計、神經(jīng)網(wǎng)絡(luò)等特殊應用進行分析和設(shè)計。它具有數(shù)據(jù)采集、報告生成和MATLAB語言編程產(chǎn)生獨立C/C++代碼等功能。

　　PCB設(shè)計軟件

　　PCB(Printed—Circuit Board)設(shè)計軟件種類很多，如Protel;OrCAD;Viewlogic;PowerPCB; Cadence PSD;MentorGraphices的Expedition PCB;Zuken CadStart;Winboard/Windraft/Ivex-SPICE;PCB Studio; TANGO等等。其中Protel是個完整的全方位電路設(shè)計系統(tǒng)，包含了電原理圖繪制、模擬電路與數(shù)字電路混合信號仿真、多層印刷電路板設(shè)計(包含印刷電路板自動布局布線)，可編程邏輯器件設(shè)計、圖表生成、電路表格生成、支持宏操作等功能，并具有Client/Server(客戶/服務器體系結(jié)構(gòu)，同時還兼容一些其它設(shè)計軟件的文件格式，如ORCAD、PSPICE、EXCEL等。

　　IC設(shè)計軟件

　　IC設(shè)計工具很多，其中按市場所占份額排行為Cadence、Mentor Graphics和Synopsys。

　　(1)設(shè)計輸入工具：像Cadence的composer，viewlogic的viewdraw，硬件描述語言VHDL、Verilog HDL是主要設(shè)計語言，許多設(shè)計輸入工具都支持HDL。另外像Active—HDL和其它的設(shè)計輸入方法，包括原理和狀態(tài)機輸入方法，設(shè)計 FPGA/CPLD的工具大都可作為IC設(shè)計的輸入手段，如Xilinx、Altera等公司提供的開發(fā)工具，Modelsim FPGA等。

　　(2)設(shè)計仿真工作：EDA工具的一個最大好處是可以驗證設(shè)計是否正確，幾乎每個公司的EDA 產(chǎn)品都有仿真工具。Verilog—XL、NC—verilog用于Verilog仿真，Leapfrog 用于VHDL仿真，Analog Artist用于模擬電路仿真。Viewlogic的仿真器有：viewsim門級電路仿真器，speedwaveVHDL仿真器，VCS— verilog仿真器。Mentor Graphics有其子公司Model Tech 出品的VHDL和Verilog雙仿真器：Model Sim。Cadence、Synopsys用的是VSS(VHDL仿真器)?，F(xiàn)在的趨勢是各大EDA公司都逐漸用HDL仿真器作為電路驗證的工具。

　　(3)綜合工具

　　綜合工具可以把HDL變成門級網(wǎng)表。這方面Synopsys工具占有較大的優(yōu)勢，它的Design Compile是作綜合的工業(yè)標準，它還有另外一個產(chǎn)品叫Behavior Compiler，可以提供更高級的綜合。另外最近美國又出了一家軟件叫Ambit，說是比Synopsys的軟件更有效，可以綜合50萬門的電路，速度更快。今年初Ambit被Cadence公司收購，為此Cadence放棄了它原來的綜合軟件Synergy。隨著FPGA設(shè)計的規(guī)模越來越大，各EDA 公司又開發(fā)了用于FPGA設(shè)計的綜合軟件，比較有名的有：Synopsys的FPGA Express，Cadence的Synplity，Mentor的Leonardo，這三家的FPGA綜合軟件占了市場的絕大部分。

　　(4)布局和布線

　　在IC設(shè)計的布局布線工具中，Cadence軟件是比較強的，它有很多產(chǎn)品，用于標準單元、門陣列已可實現(xiàn)交互布線。最有名的是Cadence spectra，它原來是用于PCB布線的，后來Cadence把它用來作IC的布線。其主要工具有：Cell3，Silicon Ensemble—標準單元布線器;Gate Ensemble—門陣列布線器;Design Planner—布局工具。其它各EDA軟件開發(fā)公司也提供各自的布局布線工具。

　　(5)物理驗證工具

　　物理驗證工具包括版圖設(shè)計工具、版圖驗證工具、版圖提取工具等等。這方面Cadence也是很強的，其Dracula、Virtuso、Vampire等物理工具有很多的使用者。

　　(6)模擬電路仿真器

　　前面講的仿真器主要是針對數(shù)字電路的，對于模擬電路的仿真工具，普遍使用SPICE，這是唯一的選擇。只不過是選擇不同公司的 SPICE，像MiceoSim的PSPICE、Meta Soft的HSPICE等等。HSPICE現(xiàn)在被Avanti公司收購了。在眾多的SPICE中，最好最準的當數(shù)HSPICE，作為IC設(shè)計，它的模型最多，仿真的精度也最高。

　　PLD設(shè)計工具

　　PLD(Programmable Logic Device)是一種由用戶根據(jù)需要而自行構(gòu)造邏輯功能的數(shù)字集成電路。目前主要有兩大類型：CPLD(Complex PLD)和FPGA(Field Programmable Gate Array)。它們的基本設(shè)計方法是借助于EDA軟件，用原理圖、狀態(tài)機、布爾表達式、硬件描述語言等方法，生成相應的目標文件，最后用編程器或下載電纜，由目標器件實現(xiàn)。生產(chǎn)PLD的廠家很多，但最有代表性的PLD廠家為ALTERA、Xilinx和Lattice公司。

　　PLD的開發(fā)工具一般由器件生產(chǎn)廠家提供，但隨著器件規(guī)模的不斷增加，軟件的復雜性也隨之提高，目前由專門的軟件公司與器件生產(chǎn)廠家合作，推出功能強大的設(shè)計軟件。