臺(tái)積搭臺(tái) 要包物聯(lián)網(wǎng)商機(jī)

　　四大物聯(lián)網(wǎng)生態(tài)系統(tǒng)一覽

　　物聯(lián)網(wǎng)是半導(dǎo)體產(chǎn)業(yè)下一件重要大事(NextBigThings)，臺(tái)積電去年下半年開始利用現(xiàn)有先進(jìn)制程，開發(fā)出可支援物聯(lián)網(wǎng)及穿戴裝置的超低功耗技術(shù)平臺(tái)(UltraLowPowerPlatform)，并鎖定處理器、電源管理、系統(tǒng)封裝、無線網(wǎng)路、感測(cè)器等五大項(xiàng)目，成功打造出最強(qiáng)物聯(lián)網(wǎng)生態(tài)系統(tǒng)，預(yù)計(jì)今年起由試產(chǎn)進(jìn)入量產(chǎn)。

　　瞄準(zhǔn)物聯(lián)網(wǎng)五大商機(jī)

　　今年美國(guó)消費(fèi)性電子展(CES)最熱話題就是物聯(lián)網(wǎng)，而物聯(lián)網(wǎng)衍生的龐大晶圓代工商機(jī)，成為臺(tái)積電今年重點(diǎn)任務(wù)之一。臺(tái)積電認(rèn)為，物聯(lián)網(wǎng)可分為五大商機(jī)，包括處處聯(lián)網(wǎng)的無線網(wǎng)路晶片、對(duì)環(huán)境或特殊應(yīng)用進(jìn)行量測(cè)的微機(jī)電感測(cè)器、負(fù)責(zé)運(yùn)算的應(yīng)用處理器或微控制器(MCU)、超低功耗電源管理晶片、以及可將不同種類晶片整合為單一元件的高階系統(tǒng)封裝。

　　開發(fā)出超低功耗平臺(tái)

　　去年下半年起，臺(tái)積電開始利用開放創(chuàng)新平臺(tái)(OIP)所提供的矽智財(cái)及設(shè)計(jì)流程，打造完整的物聯(lián)網(wǎng)生態(tài)系統(tǒng)，包括利用現(xiàn)有邏輯制程開發(fā)出適合物聯(lián)網(wǎng)特性的超低功耗或超低漏電技術(shù)、建置整合型扇出晶圓尺寸封裝(InFOWLP)及3DIC等系統(tǒng)封裝產(chǎn)能、以及打造最完整的微機(jī)電感測(cè)器制程平臺(tái)。

　　經(jīng)過半年研發(fā)、投資后，臺(tái)積電0.18微米極低漏電、90奈米超低漏電等制程已經(jīng)進(jìn)入量產(chǎn)，55/40/28奈米超低功耗制程今年內(nèi)由試產(chǎn)逐步進(jìn)入量產(chǎn)，同時(shí)還可視客戶需求加入射頻(RF)及嵌入式快閃記憶體(eFlash)等技術(shù)。相較臺(tái)積電過去開發(fā)的低功耗制程，針對(duì)物聯(lián)網(wǎng)打造的超低功耗制程能再降低操作電壓達(dá)20～30%，延長(zhǎng)物聯(lián)網(wǎng)及穿戴裝置電池續(xù)航力達(dá)2～10倍。

　　至于微機(jī)電感測(cè)器部份，臺(tái)積電也提供整合型制程，包括利用晶圓級(jí)封裝將CMOS影像感測(cè)器及數(shù)位訊號(hào)處理器整合為單一晶片，以及開發(fā)出金氧半場(chǎng)效微機(jī)電制程(CMOSMEMS)，取代現(xiàn)行利用封裝打線方式生產(chǎn)的特殊應(yīng)用晶片微機(jī)電技術(shù)(ASICMEMS)。

　　安謀等客戶開始投片

　　為了有效縮短物聯(lián)網(wǎng)晶片由設(shè)計(jì)到量產(chǎn)的時(shí)間，臺(tái)積電也讓客戶可以利用臺(tái)積電低功耗矽智財(cái)與元件資料庫(kù)等資料，進(jìn)行超低功耗制程晶片的設(shè)計(jì)及投產(chǎn)，此優(yōu)點(diǎn)是能夠讓客戶首次設(shè)計(jì)就生產(chǎn)成功的機(jī)率大幅增加。包括安謀(ARM)、劍橋無線(CSR)、富士通半導(dǎo)體、北歐半導(dǎo)體(Nordic)、芯科實(shí)驗(yàn)室(SiliconLabs)、瑞昱、瑞薩(Renesas)、聯(lián)發(fā)科等客戶，今年就會(huì)開始采用臺(tái)積電物聯(lián)網(wǎng)平臺(tái)進(jìn)行晶片設(shè)計(jì)及量產(chǎn)投片。