京微雅格FPGA的仿真方法

　　在用Primace調(diào)用Moldesim進(jìn)行仿真時(shí)，如果需要更改代碼重新編譯仿真，每次都去點(diǎn)擊Flow->Simulation->RTL Simulation進(jìn)行仿真，會(huì)比較麻煩。其實(shí)在連續(xù)改代碼并生新仿真的過程中，可以按以下步驟進(jìn)行：

　　1、 工程第一次可以運(yùn)行Flow->Simulation->Timing Simulation過程，讓軟件自動(dòng)建立do文件，并調(diào)用modelsim仿真之后，不要再關(guān)閉modelsim程序，直接在modelsim里的腳本執(zhí)行窗口執(zhí)行do 文件就可以啟動(dòng)仿真：如輸入 do top_rtl_sim.do 并按回車確認(rèn)。

　　2、 仿真過程不要關(guān)閉modelsim，修改源代碼時(shí)，可以用modelsim文本編輯器，也可以使用UE等第三方文本編輯器，修改后在腳本執(zhí)行窗口直接運(yùn)行do文件。

　　3、 為防止每次都手動(dòng)修改并添加仿真信號(hào)，可以保存需要的仿真信號(hào)。在Modelsim程序的File菜單下，點(diǎn)擊Save Format，保存信號(hào)文件為wave.do文件。

　　要自動(dòng)添加這些信號(hào)，修改第14行為 “do wave.do”。如果再想自動(dòng)執(zhí)行一段時(shí)間，可以在15行添加 “run 5ms”，這樣仿真停止后就可以直接觀察所需要的信號(hào)了，如下圖所示：

　　3、 直接Modelsim仿真

　　能不能不用Primace軟件調(diào)用modelsim的方法，直接在Modelsim里仿真呢?答案是肯定的。這需要有京微雅格的仿真庫文件，一旦有了仿真庫文件，就可以在第三方仿真工具中靈活進(jìn)行仿真。具體過程如下：

　　1、 建立modelsim工程，工程名：speed_sim

　　添加源文件及testbench文件：

　　2、 添加仿真基礎(chǔ)庫文件到工程里來

　　仿真庫文件在安裝primace的目錄里：C:/capital_micro/primace5.0.3/data/lib/

　　3、 添加IPcore必要的源文件。例如工程里使用到FIFO，就到工程目錄下的ip_core目錄下找相應(yīng)的源文件，也添加到工程里來。

　　4、 編譯整個(gè)工程，把必要的語法錯(cuò)誤改掉，直到?jīng)]有錯(cuò)誤。啟動(dòng)仿真

　　使用中的簡單方便的技巧：

　　1、 在波形文件中添加的信號(hào)，可以存為wave.do文件，需要的時(shí)候執(zhí)行do wave.do就可以把所需的信號(hào)添加到波形窗口中。

　　2、 更新過原代碼后，不需要重新啟動(dòng)仿真，只需要編譯一下更新的源代碼文件，然后點(diǎn)擊復(fù)位按鈕，把仿真器的所有狀態(tài)復(fù)位，再執(zhí)行設(shè)計(jì)的時(shí)間，就是新的更新后的代碼仿真波形了。這樣可以不用每次都通過start simulation啟動(dòng)仿真。