基于NiosⅡ的1553B總線通訊模塊設(shè)計與開發(fā)

　　自2005年9月LXI總線推出以來，已經(jīng)顯示出其組建測試系統(tǒng)的眾多優(yōu)點?；贚XI總線組建測試系統(tǒng)具有易于使用、靈活性高、模塊化和可擴縮性、實現(xiàn)更快的系統(tǒng)吞吐率、可分布式應(yīng)用、長壽命、低成本、通過IEEE1588時鐘同步、機架空間小、合成儀器等諸多優(yōu)點。

　　1553B總線的全名為“時分制指令/響應(yīng)式多路傳輸數(shù)據(jù)總線”，國內(nèi)多型戰(zhàn)斗機、軍艦等武器平臺都采用其作為傳輸總線。因此研制基于LXI總線的1553B通訊模塊，不僅能滿足多型武器裝備對1553B總線的測試需求，也對LXI總線在國內(nèi)的研究和應(yīng)用有推動作用。

　　1 模塊總體方案

　　模塊基本設(shè)計指標為：滿足LXI規(guī)范C類儀器標準;支持DHCP、自動配置IP地址和手動配置IP地址;支持ICMP協(xié)議、TCP/IP協(xié)議和UDP協(xié)議;同步采用網(wǎng)絡(luò)命令方式;能完成1553B在BC模式下的所有功能。

　　根據(jù)指標要求采用基于SOPC的32位處理器+實時多任務(wù)操作系統(tǒng)(Real Time Operation System，RTOS)總體方案，在一塊FPGA芯片上集成了控制器和邏輯單元，既降低了開發(fā)的難度、減少了模塊體積，也易于以后的升級。32位處理器有足夠的資源可以擴充利用，RAM和ROM可以做的足夠大，整個TCP/IP協(xié)議族可以做到系統(tǒng)里面去，甚至可以嵌入一個帶TCP/IP協(xié)議族的操作系統(tǒng)。

　　2 基于SOPC的硬件設(shè)計與開發(fā)

　　片上可編程系統(tǒng)(System on a Programmable Chip，SOPC)將處理器、存儲器、I/O口、LVDS和CDR等系統(tǒng)設(shè)計需要的功能模塊集成到一個PLD器件上構(gòu)建成一個可編程的片上系統(tǒng)，是一種靈活高效的SOC解決方案。SOPC結(jié)合了SOC和可編程邏輯器件各自的優(yōu)點，具有靈活的設(shè)計方式、可剪裁、可擴充、可升級，并具備軟硬件在系統(tǒng)可編程的功能，成為SOC設(shè)計的新趨勢。

　　2.1 模塊硬件架構(gòu)

　　模塊硬件主要由NiosII軟核處理器、以太網(wǎng)組件、1553B總線組件、存儲器、片內(nèi)RAM、通用I/O接口和調(diào)試配置模塊7部分組成，架構(gòu)示意如圖1所示。

　　1)NiosII軟核處理器：模塊的CPU，負責(zé)系統(tǒng)工作調(diào)度。在其內(nèi)部移植了μC/OSII實時操作系統(tǒng)和LwIP協(xié)議;它接受客戶端通過以太網(wǎng)發(fā)送過來的請求，經(jīng)解析后回復(fù)Web界面或控制1553B功能接口;2)以太網(wǎng)組件(DM9000A)：完成對以太網(wǎng)控制器的操作，將網(wǎng)絡(luò)上的數(shù)據(jù)經(jīng)以太網(wǎng)控制器送到網(wǎng)際層，由NioslI軟核處理器內(nèi)的LwIP協(xié)議處理;或者將網(wǎng)際層送來的數(shù)據(jù)經(jīng)以太網(wǎng)接口發(fā)送出去：3)1553B總線組件(BU-61580)：受NiosllI軟核處理器控制，完成在BC模式下各類消息和命令的發(fā)送及狀態(tài)的讀取;4)Flash存儲器：主要用來存儲模塊的一些固定參數(shù)和靜態(tài)Web界面;5)片內(nèi)RAM：RAM是在FPGA剩余邏輯中用Quartusll內(nèi)所帶的MegaWizard管理器生成的，這樣就不需要外加RAM芯片。片內(nèi)RAM主要是用來存儲程序運行過程中所接收和產(chǎn)生的一些數(shù)據(jù);6)通用I/O接口：用來完成對LED或按鍵的控制;7)JTAG調(diào)試模塊和EPCS配置模塊：J1TAG模塊用來完成對程序的調(diào)試工作。配置是對FPGA的內(nèi)容進行編程的過程，每次上電后都需要配置，EPCS配置模塊允許NioslI訪問EPCS串行配置器件。

　　具體開發(fā)主要有3部分工作：1)NiosII軟核處理器及其外設(shè)的設(shè)計。2)自定義宏功能模塊RAM的開發(fā)，這部分工作在QuartuslI軟件中完成;3)應(yīng)用軟件程序的編寫，在NiosIIIDE軟件開發(fā)環(huán)境中完成。

　　2.2 模塊硬件設(shè)計

　　SOPC Builder是Altera公司為用戶自定義系統(tǒng)而開發(fā)的工具。用戶使用SOPC Builder可以將IP核、存儲器、接口、微處理器和自定義組件等復(fù)雜系統(tǒng)組件簡單又快速的集成到Ahera高密度FPGA芯片上。按照模塊硬件系統(tǒng)的要求，借助SOPC Builder生成的模塊硬件結(jié)構(gòu)，包括：32位標準NiosII軟核處理器：cpu;JTAG調(diào)試接口：jtag-debug-module;外部SDRAM存儲器接口：sdram;Avalon三態(tài)橋：tri_state_brid ge;EPCS串行閃存控制器：EPCS_controller;外部FLASH存儲器接口：cfi_flash;定時/計數(shù)器：time0/timel;以太網(wǎng)接口：dm9000a;1553B接口：bu61580;LED接口：led;64KRAM接口：RAM;按鍵接口：key;系統(tǒng)識別模塊：sysid。

　　2.3 宏功能模塊RAM生成

　　CycloneII器件內(nèi)部的RAM塊只有M4K一種，可用來實現(xiàn)真正的雙端口、簡單雙端口和單端口的RAM，可以支持移位寄存器和ROM方式。用QuartusII內(nèi)所帶的MegaWizard管理器來生成RAM，首先運行MegaWizard管理器選擇“創(chuàng)建一個新的宏功能”，在出現(xiàn)的對話框內(nèi)選擇Insta lled Plug-Ins下的memory compiler下的RAM：1-PORT，如圖3所示。

　　在接下來的各頁中選擇如下參數(shù)：數(shù)據(jù)線寬度16位;存儲64個字;自動單時鐘驅(qū)動;選擇生成*.v，*.bsf，*_inst.v，*_bb.v，*_waveforms.html 5個文件。其他參數(shù)默認即可。