無線應(yīng)用：Zynq All Programmable SoC的OS選擇考慮因素

　　一般來說，SMP為較高級(jí)應(yīng)用提供統(tǒng)一的OS平臺(tái)。軟件架構(gòu)師在OS之上構(gòu)建應(yīng)用時(shí)，無需考慮兩個(gè)內(nèi)核之間的資源共享和進(jìn)程間通信。此外，對(duì)SMP而言存在性能開銷，這會(huì)給時(shí)間要求嚴(yán)格的無線應(yīng)用的性能造成不利影響。比較SMP和AMP，AMP在運(yùn)行OS實(shí)例的情況下軟件較簡化，基本甚至完全沒有開銷問題，但需要精心定制的軟件設(shè)計(jì)來實(shí)現(xiàn)處理器資源共享和處理器間通信。

　　圖2：SMP與AMP比較

　　使用Zynq APSoC器件可非常高效率地實(shí)現(xiàn)多種關(guān)鍵的無線應(yīng)用，其中包括射頻和無線回程。每種無線應(yīng)用有不同的性能要求，需要OS支持不同的特性。就Zynq用于實(shí)現(xiàn)涵蓋全部數(shù)字前端和處理功能的全集成軟硬件解決方案而言，射頻應(yīng)用就是一個(gè)很好的案例。

　　射頻數(shù)字前端應(yīng)用是4G網(wǎng)絡(luò)典型遠(yuǎn)端射頻單元(RRH)的一個(gè)主要組成部分。該應(yīng)用的處理要求可劃分為信號(hào)處理和控制處理。在信號(hào)處理領(lǐng)域，Zynq可用于實(shí)現(xiàn)用于數(shù)字上變頻/下變頻的高采樣率濾波器、峰值因數(shù)抑制(CFR)和數(shù)字預(yù)失真(DPD)。DPD是個(gè)特例，它需要同時(shí)使用Zynq的PS和PL。

　　DPD處理可細(xì)分為高速數(shù)據(jù)路徑和更新路徑。更新路徑用于定期更新濾波器組的系數(shù)，且非常適合于實(shí)現(xiàn)在ARM Cortex A9內(nèi)核中。一般來說系數(shù)更新必須在幾毫秒到幾十毫秒內(nèi)完成。鑒于計(jì)算的算術(shù)復(fù)雜性，可綜合使用A9內(nèi)核和嵌入式NEON SIMD向量計(jì)算單元來滿足所需的高性能。此外，Zynq PL還支持為處理器時(shí)鐘周期占用大的功能提供硬件加速，這樣就可以協(xié)作使用Zynq PL、ARM A9內(nèi)核和NEON協(xié)處理器。

　　無線電的控制處理側(cè)一般用于初始無線電校準(zhǔn)、配置、告警、調(diào)度和網(wǎng)絡(luò)消息下傳。這在無線電應(yīng)用中一般不要求高性能，因此使用Zynq中的一個(gè)ARM A9內(nèi)核就能夠輕松管理。

　　為支持DPD應(yīng)用和控制處理應(yīng)用選擇合適的架構(gòu)非常重要，因?yàn)樗鼪Q定著總體性能、可靠性和維護(hù)的簡便性。

　　為無線射頻應(yīng)用選擇的通用架構(gòu)是AMP模式。在這種模式下，一個(gè)完整的ARM內(nèi)核以裸機(jī)方式運(yùn)行，專門用于DPD處理，為滿足更新DPD系數(shù)的時(shí)間要求提供更大計(jì)算裕量。控制和OAM等其他應(yīng)用運(yùn)行在OS控制的第二個(gè)ARM A9核上。在這種架構(gòu)中，由于OS只控制兩個(gè)ARM內(nèi)核中的一個(gè)，必須在運(yùn)行于兩個(gè)分離的內(nèi)核上的應(yīng)用之間建立處理器間通道，比如使用OCM(片上存儲(chǔ)器)或共享存儲(chǔ)器。這樣做法對(duì)某些關(guān)鍵的控制應(yīng)用非常重要，比如用于監(jiān)控DPD模塊健康狀況的應(yīng)用。這樣進(jìn)程間通信(IPC)解決方案是非標(biāo)的，必須在AMP模式中單獨(dú)開發(fā)。

　　SMP架構(gòu)非常簡單直觀，使用單個(gè)OS實(shí)例同時(shí)控制兩個(gè)ARM內(nèi)核和，進(jìn)而控制全部應(yīng)用。IPC、調(diào)試、支持工具鏈都在同一OS下。為確保資源專門用于DPD應(yīng)用，可在軟件應(yīng)用中使用“內(nèi)核親和(Core Affinity)”和“中斷屏蔽”等專門技巧。在前一個(gè)案例中，DPD應(yīng)用將只在一個(gè)內(nèi)核上運(yùn)行，也就是沒有其他任務(wù)共享資源(除去OS調(diào)度器開銷)。在后一個(gè)案例中，中斷服務(wù)(除DPD應(yīng)用觸發(fā)的)被轉(zhuǎn)到第二個(gè)內(nèi)核上運(yùn)行。這樣資源就被DPD應(yīng)用完全利用。

　　因此Zynq APSoC是支持AMP或SMP架構(gòu)的理想平臺(tái)。如圖3所示，Zynq集成有雙內(nèi)核ARM處理器、12.5Gb/s 串行收發(fā)器(SerDes)、可靠性更高的500MHz+ DSP，并能提供完整的數(shù)字前端功能，諸如DPD、CFR、DUC/DDC和CPRI/JESD接口。該解決方案無需在處理器和單獨(dú)FPGA之間提供接口，從而簡化PCB設(shè)計(jì)。

　　從分立式多芯片解決方案移植到Zynq平臺(tái)上的單芯片集成解決方案非常簡單直觀。賽靈思提供綜合而全面的軟硬件解決方案，有助于順利移植到Zynq上。這其中包括用于DUC、DDC、CFR和DPD的數(shù)字信號(hào)處理IP庫。此外，還支持多種OS解決方案，包括設(shè)備驅(qū)動(dòng)程序、引導(dǎo)載入程序、BSP模板和常用工具。在成功移植到Zynq平臺(tái)后，該解決方案能夠顯著地增強(qiáng)系統(tǒng)性能，節(jié)省總功耗，并降低材料清單(BOM)成本。

　　圖3：從分立式解決方案移植到Zynq解決方案

　　在本文中，我們探討了為無線應(yīng)用選擇操作系統(tǒng)應(yīng)考慮的主要因素，無線應(yīng)用的實(shí)現(xiàn)架構(gòu)及其考慮因素(AMP與SMP對(duì)比)以及上述在賽靈思Zynq 7000器件上的直接應(yīng)用?？傊愳`思提供的這類先進(jìn)器件能夠幫助無線網(wǎng)絡(luò)基礎(chǔ)架構(gòu)設(shè)計(jì)人員在實(shí)現(xiàn)軟硬件完全可編程性的同時(shí)，改善性能，提高系統(tǒng)集成度，降低材料清單(BOM)總成本與系統(tǒng)總功耗，實(shí)現(xiàn)高可靠性并加速產(chǎn)品上市進(jìn)程。設(shè)計(jì)人員現(xiàn)在不僅能更快開發(fā)設(shè)備，而且還能在設(shè)備部署完成很久之后繼續(xù)提供現(xiàn)場(chǎng)更新，從而避免與ASSP和ASIC等器件有關(guān)的風(fēng)險(xiǎn)。