新聞中心

EEPW首頁 > 模擬技術 > 新品快遞 > 具PLL 的5 輸出超低抖動時鐘分配器提供獨特的多芯片輸出同步方法

具PLL 的5 輸出超低抖動時鐘分配器提供獨特的多芯片輸出同步方法

作者: 時間:2015-01-23 來源:電子產(chǎn)品世界 收藏

  公司 (Linear Technology Corporation) 推出低相位噪聲整數(shù) N 合成器內(nèi)核 LTC6950,該產(chǎn)品具超低抖動時鐘分配輸出電路。非常適用于產(chǎn)生和分配具高信噪比 (SNR) 時鐘數(shù)據(jù)轉(zhuǎn)換器必不可少的低抖動信號。當數(shù)字化或合成高模擬頻率時,保持數(shù)據(jù)轉(zhuǎn)換器時鐘低抖動是實現(xiàn)出色 SNR 水平的基礎。例如,新式電子系統(tǒng)需要用 ADC 直接數(shù)字化 RF 和高 IF 信號。憑借 18fsRMS 抖動 (在 12kHz 至 20MHz 帶寬上),保證這類系統(tǒng)可提供最佳性能。

本文引用地址:http://m.butianyuan.cn/article/268572.htm

  采用了專有的 EZSyncTM 輸出同步方法,該方法可簡單、有效地邊沿同步來自一個芯片或多個芯片的多個輸出。EZSync 同步通過以寬松的定時要求確定一個公共 CMOS 輸入來對準上升沿。另外,EZSync 同步還可用于在那些啟用了該功能的器件之時鐘分頻器輸出之間產(chǎn)生可重復和確定的相位關系。

  LTC6950 內(nèi)部的鎖相環(huán) () 因其具有一個 –226dBc/Hz 歸一化帶內(nèi)相位噪聲層 (或品質(zhì)因數(shù)) 和異常低的 –274dBc/Hz 歸一化 1/f 相位噪聲 (其在通過時鐘分頻部分時保持完好無損) 而大放異彩。這些規(guī)格指標確保設計師能夠充分利用被 LTC6950 鎖定的外部振蕩器之良好相位噪聲表現(xiàn),并提供此類器件中最佳的抖動性能。

  為了簡化 LTC6950 的設計過程,免費提供了 ClockWizardTM仿真及設計工具。使用 ClockWizard GUI 時,點擊一下按鈕,就可找到環(huán)路濾波器組件值,該工具還可準確地預測單個輸出的相位噪聲和抖動,從而幫助設計師在設計和調(diào)試階段做出正確選擇。ClockWizard 仿真及設計工具可在以下網(wǎng)址下載:www.linear.com/ClockWizard。

  LTC6950 規(guī)定在 –40°C 至 105°C 的整個工作結(jié)溫范圍內(nèi)工作,采用 5mm x 9mm 48 引線塑料 QFN 封裝。LTC6950 的千片批購價為每片 9.95 美元,已開始現(xiàn)貨供應。樣品和演示電路板申請可通過聯(lián)系凌力爾特當?shù)剞k事處查詢詳情:www.linear.com.cn/product/LTC6950。

  照片說明:1.4GHz 干凈的時鐘解決方案

  性能概要:LTC6950

  · 低相位噪聲及抖動

  · 附加抖動:18fsRMS (12kHz 至 20MHz)

  · 附加抖動:85fsRMS (10Hz 至奈奎斯特頻率)

  · EZSyncTM 多芯片時鐘邊沿同步

  · 具時鐘指示信號的完整 內(nèi)核

  · –226dBc/Hz 歸一化帶內(nèi)噪聲層

  · –274dBc/Hz 歸一化 1/f 相位噪聲

  · 1.4GHz最高 VCO 輸入頻率

  · 4 個獨立和低噪聲 1.4GHz LVPECL 輸出

  · 一個 LVDS/CMOS 可配置輸出

  · 5 個可獨立地編程的分壓器 (涵蓋從 1 至 63 的所有整數(shù))

  · 5 種可獨立地編程的 VCO 時鐘周期延遲 (涵蓋從 0 到 63 的所有整數(shù))

  · –40°C 至 105°C 工作結(jié)溫范圍

分頻器相關文章:分頻器原理
接地電阻測試儀相關文章:接地電阻測試儀原理
鎖相環(huán)相關文章:鎖相環(huán)原理


關鍵詞: 凌力爾特 PLL LTC6950

評論


相關推薦

技術專區(qū)

關閉