零基礎(chǔ)學(xué)FPGA(十一)一步一腳印之基于FIFO的串口發(fā)送機(jī)設(shè)計全流程及常見錯誤詳解
記得在上幾篇博客中,有幾名網(wǎng)友提出要加進(jìn)去錯誤分析這一部分,那我們就從今天這篇文章開始加進(jìn)去我在消化這段代碼的過程中遇到的迷惑,與大家分享。
本文引用地址:http://m.butianyuan.cn/article/269209.htm今天要寫的是一段基于FIFO的串口發(fā)送機(jī)設(shè)計,之前也寫過串口發(fā)送的電路,這次寫的與上次的有幾分類似。這段代碼也是我看過別人寫過的之后,消化一下再根據(jù)自己的理解寫出來的,下面是我寫這段代碼的全部流程和思路,希望對剛開始接觸的朋友來說有一點(diǎn)點(diǎn)的幫助,也希望有經(jīng)驗(yàn)的朋友給予寶貴的建議。
首先來解釋一下FIFO的含義,FIFO就是First Input First Output的縮寫,就是先入先出的意思,按照我的理解就是,先進(jìn)去的數(shù)據(jù)先出,例如一個數(shù)組的高位先進(jìn),那么讀出來的時候也就高位先出。下面是百度百科的解釋。
FIFO一般用于不同時鐘域之間的數(shù)據(jù)傳輸,比如FIFO的一端是AD數(shù)據(jù)采集,另一端是計算機(jī)的PCI總線,假設(shè)其AD采集的速率為16位 100K SPS,那么每秒的數(shù)據(jù)量為100K×16bit=1.6Mbps,而PCI總線的速度為33MHz,總線寬度32bit,其最大傳輸速率為1056Mbps,在兩個不同的時鐘域間就可以采用FIFO來作為數(shù)據(jù)緩沖。另外對于不同寬度的數(shù)據(jù)接口也可以用FIFO,例如單片機(jī)位8位數(shù)據(jù)輸出,而DSP可能是16位數(shù)據(jù)輸入,在單片機(jī)與DSP連接時就可以使用FIFO來達(dá)到數(shù)據(jù)匹配的目的。
下面我們開始設(shè)計。
這次設(shè)計我們要設(shè)計一個串口發(fā)送機(jī),想一下的話,我們要發(fā)送數(shù)據(jù),總得有一個數(shù)據(jù)產(chǎn)生模塊和數(shù)據(jù)發(fā)送模塊吧。好,那么在我們的腦海里就出現(xiàn)了這兩個模塊。由于我們這次是借用Altera公司提供的IP核FIFO來完成,所以要加入這個模塊,這個模塊作為一個數(shù)據(jù)緩沖器,需要我們例化,等會我們按照思路來例化它。
好,模塊出來了,我們將這三個模塊分別定義為dataoutput塊,fifo_ctrl塊和uart_ctrl塊?,F(xiàn)在考慮連線。我個人感覺在設(shè)計之前,把要設(shè)計的東西在草稿紙上將大體框圖畫出來,具體到每一根連線,這樣根據(jù)圖來寫代碼要比直接用腦子構(gòu)圖要方便的多。三個模塊,先考慮時鐘和復(fù)位信號線,三個模塊都有,然后,數(shù)據(jù)產(chǎn)生模塊要將產(chǎn)生的數(shù)據(jù)發(fā)給FIFO模塊,所以要有數(shù)據(jù)寫入線,我們定義它為wr-datain,數(shù)據(jù)寫入FIFO塊后總要輸出,這些數(shù)據(jù)就是我們要發(fā)送的數(shù)據(jù),所以定義輸出數(shù)據(jù)線tx_data,先不管FIFO,我們再來定義數(shù)據(jù)發(fā)送模塊的連線,數(shù)據(jù)發(fā)送總要有個啟動信號,所以我們定義變量tx_start,之后,還要有一個輸出端給PC機(jī),我們定義這個輸出端位rs232,對于FIFO模塊的例化過程很簡單就不做過多的說明,只把接口說一下,F(xiàn)IFO模塊除了時鐘,復(fù)位信號外,還有數(shù)據(jù)輸入端口,這個端口要和之前的數(shù)據(jù)產(chǎn)生模塊的數(shù)據(jù)輸出端口相連,還有寫請求端口,高電平有效,數(shù)據(jù)發(fā)送模塊每隔1秒鐘產(chǎn)生一個16位的數(shù)據(jù),并發(fā)送寫請求命令給FIFO,還有讀請求命令,高電平有效數(shù)據(jù)發(fā)送模塊在發(fā)送數(shù)據(jù)時要發(fā)送一個讀請求給FIFO,從中讀取數(shù)據(jù)后再發(fā)送給PC機(jī),還有空信號empty,只要檢測到FIFO中有數(shù)據(jù),empty就為低電平,我們可用這個信號來啟動數(shù)據(jù)發(fā)送模塊。這樣一來,我們的整體框架就出來了有了這個整體框架,再寫代碼就容易多了。
下面是RTL視圖
![360桌面截圖20140714200658.jpg](http://editerupload.eepw.com.cn/201501/50ec64a3d1cc6aeb3fa81bb5b1320572.jpg)
下面我們來寫代碼
按照這個框架,先把接口定義出來,中間的連線用wire型
![360桌面截圖20140714202033.jpg](http://editerupload.eepw.com.cn/201501/e0b6e02634ea390c369cdefb0d9e2d30.jpg)
設(shè)計完端口之后我們就來設(shè)計底層模塊,先設(shè)計數(shù)據(jù)產(chǎn)生模塊dataoutput
這個部分主要是產(chǎn)生數(shù)據(jù),可用一個分頻電路實(shí)現(xiàn)每1s發(fā)送一次的數(shù)據(jù),產(chǎn)生這16位數(shù)據(jù)的時候,需要16個時鐘,每個時鐘數(shù)據(jù)自加1,總體來說比較簡單
![360桌面截圖20140714202504.jpg](http://editerupload.eepw.com.cn/201501/bc29dd01f94c04d595c7fcab0517ab6a.jpg)
寫完一個模塊之后養(yǎng)成好習(xí)慣,馬上把端口例化
![360桌面截圖20140714203301.jpg](http://editerupload.eepw.com.cn/201501/8565e89d2117594176915a6109b005b6.jpg)
數(shù)據(jù)產(chǎn)生以后就要進(jìn)入緩沖器FIFO,由于這段代碼我們是調(diào)用的,所以只要例化接口就好了,只需要將產(chǎn)生的fifo_ctrl_inst文件中例化好的代碼拷貝粘貼就好
![360桌面截圖20140714203514.jpg](http://editerupload.eepw.com.cn/201501/9207c80e9134500d6a7fb9cfb2b987b7.jpg)
最后我們要寫數(shù)據(jù)發(fā)送部分
之前已經(jīng)講過,數(shù)據(jù)發(fā)送部分還要包括兩個子模塊,一個是波特率匹配模塊,一個是發(fā)送模塊,既然又包括兩個子模塊,那么我們還要構(gòu)建一個框圖
按照之前的例子,當(dāng)FIFO當(dāng)中有數(shù)據(jù)時empty就會拉低,我們把它取反后送給發(fā)送模塊,告訴發(fā)送模塊準(zhǔn)備發(fā)送,這樣,發(fā)送模塊就會產(chǎn)生一個波特率計數(shù)器啟動信號bps_start給波特率匹配模塊,波特率匹配模塊收到信號后立馬開始匹配計數(shù),并產(chǎn)生采集信號,將采集信號傳給發(fā)送模塊,發(fā)送模塊根據(jù)采集信號,將數(shù)據(jù)一位一位發(fā)送出去。知道了這個原理之后,我們構(gòu)建起這樣一個框架
![360桌面截圖20140714204221.jpg](http://editerupload.eepw.com.cn/201501/07c7eae303796282d710d55d246fc6f6.jpg)
根據(jù)這個框圖,我們定義端口和線
![360桌面截圖20140714204322.jpg](http://editerupload.eepw.com.cn/201501/0afdb0f8063a25ba90935cdfb5080ded.jpg)
定義完端口之后,開始寫發(fā)送模塊,用邊沿脈沖檢測法檢測啟動信號tx_start信號的上升沿來啟動發(fā)送部分,波特率配置模塊具體代碼在前面也文章中有給出,就不在說明,寫完之后例化端口,這兩個模塊作為數(shù)據(jù)發(fā)送模塊的子模塊,要在數(shù)據(jù)發(fā)送模塊下例化
![360桌面截圖20140714205127.jpg](http://editerupload.eepw.com.cn/201501/407e22aa4315f5de776dc61954816047.jpg)
![360桌面截圖20140714204858.jpg](http://editerupload.eepw.com.cn/201501/4b8d731de3a89b074c16cdcc5f338724.jpg)
這樣一來,我們整個設(shè)計就完成了,看上去很簡單,但是從我自己實(shí)踐的角度來說還是有點(diǎn)挑戰(zhàn)的,包括中間出現(xiàn)的各種問題,下面就來分享一下我在做這個設(shè)計時遇到的問題
1.例化問題
在例化端口時,要注意括號里面的才是本層模塊的端口,也就是說在本層模塊上面已經(jīng)定義過的變量,括號外面的才是被調(diào)用模塊的端口,也在下層模塊的頂部被聲明,我在寫這段程序的時候?qū)⒍哳嵉沽?,?dǎo)致連線不成功,最終是通過查看RTL視圖知道了哪根線有問題才修改成功的
![360桌面截圖20140715130721.jpg](http://editerupload.eepw.com.cn/201501/9d009bf37b0f5f535b73e5c17dc62178.jpg)
2.同一個變量不能在多個always語句中被賦值
我們可能習(xí)慣這么寫
always @ (posedge clk or negedge rst_n)
if(!rst_n) num <= 1'b0;
else num <= num+1'b1;
那么,num的值在其他always語句中就不允許再被賦值或者清零,我在寫的時候在其他always語句中將num 清零了,導(dǎo)致編譯不成功
3. 定義變量之前不要出現(xiàn)該變量,即使后面又定義了
例如,我先進(jìn)性num的運(yùn)算,之后再定義num,reg [3:0] num,這樣寫的話雖然編譯沒有錯誤,但是在調(diào)用modelsim仿真的時候它會出現(xiàn)編譯錯誤,所以為了規(guī)范,不要這樣寫
4. 在邊沿脈沖檢測的時候,我習(xí)慣于檢測下降沿,而這里是檢測tx_en 的上升沿,所以我在復(fù)位清零的時候錯誤的將兩級寄存器賦值為0,實(shí)際上在檢測上升沿時要對兩級寄存器復(fù)位時置一,再把最后一級寄存器取反后與上一級相與。
![360桌面截圖20140715131444.jpg](http://editerupload.eepw.com.cn/201501/a081854dabc129520ffded42a4550e44.jpg)
5. 在發(fā)送數(shù)據(jù)部分,由于受到上次寫接收部分程序的影響,沒有將起始位發(fā)送出去,因?yàn)樵诮邮詹糠?,是不需要接收起始位的,是從第一位開始,而在發(fā)送部分只有先發(fā)送起始位才能和上位機(jī)握手通信,還有在發(fā)送完數(shù)據(jù)后要發(fā)送停止位,其他情況下都發(fā)送高電平來阻止通信的進(jìn)行
![360桌面截圖20140715132338.jpg](http://editerupload.eepw.com.cn/201501/981136e89fb4dad0aed6ea160d6be466.jpg)
6.最后一個問題是最棘手的問題,我找了好大一半天也沒發(fā)現(xiàn),最后還是根據(jù)源代碼找出來的,不過我還是不知道將這兩條語句顛倒了對程序有什么影響,只知道顛倒后數(shù)據(jù)會一直在發(fā)送,不會像預(yù)設(shè)一樣,每隔一秒發(fā)送一次,至今還是搞不清楚,希望大神指點(diǎn)迷津
![360桌面截圖20140715132953.jpg](http://editerupload.eepw.com.cn/201501/db800a9239d72be503c6597a7cd7ba15.jpg)
總之我覺得語法上的錯誤到不至于太難,寫的多了就不會出錯了,關(guān)鍵是邏輯上的錯誤很隱蔽,也很難發(fā)現(xiàn),可以通過RTL視圖來檢測連線上是否正確,還可以借助仿真工具,但是我現(xiàn)在仿真工具用的還不熟,就比如這段代碼,在板子上運(yùn)行時正確的,但是我用軟件仿真時輸出端一直是高電平不變,也不知道為什么。反正要學(xué)的東西還很多,這點(diǎn)水平還是遠(yuǎn)遠(yuǎn)不夠,繼續(xù)加油吧!
今天就到此為止了,謝謝大家!
樹莓派文章專題:樹莓派是什么?你不知道樹莓派的知識和應(yīng)用
fpga相關(guān)文章:fpga是什么
塵埃粒子計數(shù)器相關(guān)文章:塵埃粒子計數(shù)器原理
評論