FPGA設(shè)計開發(fā)軟件ISE使用技巧之：典型實例-ChipScope功能演示

　　信號連接主要完成時鐘信號的連接和觸發(fā)信號的映射。將clk_BUFGP與Clock Signals中的CH0連接，將count<0>～count<7>的內(nèi)部信號與Trigger Data Signals的CH0～CH7相連。連接方法很簡單，選中要連接的信號，單擊“Make Connections”按鈕即可。

　　當所有信號都連接完畢，“Net Connection”選項卡下顯示的網(wǎng)路線會由紅色變?yōu)楹谏?。如果仍有信號未連接，則仍為紅色，直到所有信號連接完畢。

　　設(shè)置完畢后，單擊“Return To Project”。此時邏輯分析儀已經(jīng)插入到了工程網(wǎng)表文件當中了，不需要用戶再對源代碼進行修改。

　　(5)布局布線，生成配置文件并下載。

　　對工程進行綜合、布線布局，之后生成配置文件并下載。

　　(6)啟動ChipScope Pro Analyzer進行觀察。

　　啟動ChipScope Pro Analyzer后，剩下的步驟與前一種方法完全一致，這里就不再重復說明。

　　6.8.4 小結(jié)

　　本節(jié)通過一個具體的實例，詳細演示了ChipScope Pro的兩種使用方法。希望讀者能夠按照這兩種流程動手練習一下，熟練掌握這一工具的使用。

　　在具體應用當中，第二種方法應用得比較廣泛，因為無需修改源代碼，而且修改邏輯分析儀的各項參數(shù)也很方便，因此推薦讀者使用第二種方法。ChipScope Pro是個功能很強大的在線邏輯分析工具，熟練地掌握它的用法并應用于自己的設(shè)計當中，將會給調(diào)試過程帶來極大的方便。