新聞中心

EEPW首頁 > 嵌入式系統(tǒng) > 設(shè)計(jì)應(yīng)用 > OFDM系統(tǒng)中DAGC的應(yīng)用研究及FPGA實(shí)現(xiàn)

OFDM系統(tǒng)中DAGC的應(yīng)用研究及FPGA實(shí)現(xiàn)

作者: 時(shí)間:2015-02-09 來源:網(wǎng)絡(luò) 收藏

  O 引 言

本文引用地址:http://m.butianyuan.cn/article/269686.htm

  隨著各種FFT算法的出現(xiàn),DFT在現(xiàn)代信號(hào)處理中起著越來越重要的作用。在B3G和4G移動(dòng)通信中所采用的0FDM技術(shù),更是以IDFT/DFT來進(jìn)行調(diào)制和解調(diào)制,IDFT/DFT的精度直接影響基帶解調(diào)的性能。

  在硬件實(shí)現(xiàn)中,通常影響定點(diǎn)化FFT算法精度的有量化誤差、舍入誤差和溢出誤差。一旦決定了量化方式和數(shù)據(jù)位寬后,量化誤差和舍入誤差都是可估計(jì)的,而溢出誤差則隨著輸入信號(hào)功率的增大而急劇增加,造成SNR嚴(yán)重惡化。

  中射頻接收時(shí),通常使用AAGc和DAGC來改善ADC正常工作的動(dòng)態(tài)范圍。同理,由于實(shí)現(xiàn)高精度定點(diǎn)化FFT算法的難度和成本較高,本文將采用DAGC技術(shù)調(diào)整DFT輸入功率,以降低DFT的實(shí)現(xiàn)負(fù)擔(dān)、增加DFT的實(shí)現(xiàn)精度、減少DFT的實(shí)現(xiàn)位寬。

  1 DFT輸入功率范圍分析

  B3G和4G移動(dòng)通信系統(tǒng)中采用的技術(shù)以符號(hào)為單位進(jìn)行調(diào)制解調(diào),該類系統(tǒng)中高層的子載波分配機(jī)制,可以使各個(gè)OFDM符號(hào)幅度變化較其他通信系統(tǒng)大得多。因此,OFDM符號(hào)在接收端中射頻進(jìn)行放大后,傳至基帶用DFT進(jìn)行子載波解調(diào),此時(shí)的符號(hào)功率往往有著較大的動(dòng)態(tài)范圍。針對(duì)本文關(guān)注的DFT溢出誤差,該部分將推導(dǎo)DFT所能接收的最大輸入信號(hào)功率。

  復(fù)隨機(jī)序列z[n]=Re(z[n])+jIm(b[n])(n∈[0,N一1])的DFT正變換表示為:

  

 

  考慮最極端的一個(gè)Z[k],即每一個(gè)z[n]乘以旋轉(zhuǎn)因子WknN后,都旋轉(zhuǎn)角θ至Re正半軸成為z’[n],如圖1所示。在這種情況下,定義:

  

 

  則當(dāng)虛部為Im(Z[k])=0時(shí),實(shí)部Re(Z[k])(k∈[0,(n-1)]的模平方滿足:

  

 

  其中:N為DFT點(diǎn)數(shù),以上推導(dǎo)也可由旋轉(zhuǎn)至Re負(fù)半軸,Im正或負(fù)半軸得到。因此,所有Z[k]的實(shí)部和虛部的模平方必定都小于或等于式(3)所得結(jié)果。

  

 

  本文僅討論1 024點(diǎn)復(fù)隨機(jī)序列DFT,采用32 b存儲(chǔ)DFT結(jié)果,高16 b存實(shí)部,低16 b存虛部,兩個(gè)16 b的最高位均為符號(hào)位,為了保證DFT后的每一個(gè)點(diǎn)都不溢出,則平均功率W,需要滿足:

  

fpga相關(guān)文章:fpga是什么



上一頁 1 2 下一頁

關(guān)鍵詞: OFDM FPGA

評(píng)論


相關(guān)推薦

技術(shù)專區(qū)

關(guān)閉