零基礎(chǔ)學(xué)FPGA（十五）Testbenth 很重要，前仿真全過程筆記（上篇）
—— 零基礎(chǔ)學(xué)FPGA（十七）Testbenth 很重要，前仿真全過程筆記（上篇）
加入技術(shù)交流群
將其保存之后，小墨同學(xué)習(xí)慣將cpu_top.v文件用modelsim打開，并默認(rèn)為用其打開，打開后見下圖
本文引用地址：http://m.butianyuan.cn/article/270154.htm
然后，file——new——library——ok即建好一個庫
點擊左上角的編譯按鈕，將我們之前寫好的所有.v文件全部都編譯進(jìn)去
看到transcript一欄顯示編譯成功后即可，若沒有transcript一欄，可以選擇菜單中的view——transcript即可，若顯示有紅色錯誤，那就請讀者按照它的要求進(jìn)行修改代碼，這說明你的代碼有問題，一般是連接問題
編譯成功后，雙擊cpu_top就可以開始波形仿真了
進(jìn)入仿真頁面后，我們右擊cpu模塊將其加入至波形
請大家看下一篇文章，小墨同學(xué)會給大家繼續(xù)講解
fpga相關(guān)文章:fpga是什么
評論