基于AD9854和FPGA的頻率特性測(cè)試儀

　　摘要：基于零中頻正交解調(diào)原理的頻率特性測(cè)試儀，用于檢測(cè)被測(cè)網(wǎng)絡(luò)的幅頻特性和相頻特性。系統(tǒng)采用集成數(shù)字直接頻率合成器AD9854產(chǎn)生雙路恒幅正交余弦信號(hào)，作為掃頻信號(hào)源，以FPGA為控制核心和運(yùn)算平臺(tái)，結(jié)合濾波器、放大器、混頻器及ADC電路，實(shí)現(xiàn)對(duì)雙端口網(wǎng)絡(luò)在1-40MHz頻率范圍內(nèi)頻率特性的點(diǎn)頻和掃頻測(cè)量，并在LCD屏上實(shí)時(shí)顯示相頻特性曲線(xiàn)和幅頻特性曲線(xiàn)。

　　引言

　　AD9854數(shù)字合成器是高度集成的器件，它采用先進(jìn)的DDS技術(shù)，片內(nèi)整合了兩路高速、高性能正交D/A轉(zhuǎn)換器，在高穩(wěn)定度時(shí)鐘的驅(qū)動(dòng)下，AD9854可產(chǎn)生頻率穩(wěn)定、相位、幅度可編程的正弦和余弦信號(hào)?；谶@個(gè)特性，AD9854非常適合作網(wǎng)絡(luò)頻率特性測(cè)試儀的信號(hào)源。采用FPGA控制AD9854的信號(hào)輸出和ADS7813的采樣時(shí)序，靈活方便，FPGA有豐富的邏輯資源和高速運(yùn)算能力，提高了系統(tǒng)的實(shí)時(shí)性。

　　1 系統(tǒng)原理及方案設(shè)計(jì)

　　1.1 系統(tǒng)原理

　　　　

       　　

　　1.2 系統(tǒng)總體設(shè)計(jì)

　　系統(tǒng)由集成DDS芯片AD9854產(chǎn)生兩路頻率范圍為1MHz-40MHz的正交恒幅掃頻信號(hào)，經(jīng)無(wú)源巴特沃斯低通濾波器濾波后由寬帶運(yùn)算放大器放大輸出。將一路信號(hào)作為待測(cè)網(wǎng)絡(luò)的信源，再將待測(cè)網(wǎng)絡(luò)的輸出信號(hào)分別與掃頻信號(hào)源產(chǎn)生的兩路正交信號(hào)混頻，分別由低通濾波器濾除高頻信號(hào)得到直流信號(hào)，由兩個(gè)AD分別采集后送入FPGA進(jìn)行數(shù)據(jù)處理得到被測(cè)網(wǎng)絡(luò)輸出信號(hào)幅度和相位，同時(shí)顯示測(cè)得網(wǎng)絡(luò)參數(shù)并畫(huà)出幅頻特性曲線(xiàn)和相頻特性曲線(xiàn)。系統(tǒng)整體框圖如圖1所示。

　　2 電路設(shè)計(jì)

　　2.1 DDS掃頻信號(hào)源

　　AD9854的DDS核具有48位的頻率分辨率(在300M系統(tǒng)時(shí)鐘下，頻率分辨率可達(dá)1uHz)，輸出14位相位截?cái)啾ＷC了良好的無(wú)雜散動(dòng)態(tài)范圍指標(biāo)。由于時(shí)鐘為300MHz時(shí)，產(chǎn)生40MHz信號(hào)一個(gè)周期內(nèi)只有7個(gè)點(diǎn)，因此設(shè)計(jì)一個(gè)7階無(wú)源橢圓低通平滑濾波器可以使波形無(wú)明顯失真，實(shí)際得到的信號(hào)信噪比大于40dB。橢圓濾波器用軟件Filter Solution 設(shè)計(jì)，如圖2所示。

　　2.2 放大器

　　AD9854產(chǎn)生的信號(hào)幅度較小，不滿(mǎn)足要求，需要放大。信號(hào)頻率較高，選用TI公司的寬帶放大器OPA847，OPA847增益帶寬積高達(dá)3.9GHz，輸入失調(diào)電壓為0.6mV，噪聲系數(shù)僅為1.2nV/√Hz ，非常適合此處高頻信號(hào)的放大。采用同相放大方式，將信號(hào)放大到合適的大小，且保證信號(hào)源產(chǎn)生的兩路信號(hào)幅度一致。