新聞中心

EEPW首頁(yè) > 手機(jī)與無(wú)線通信 > 設(shè)計(jì)應(yīng)用 > 冗余時(shí)鐘源的平滑時(shí)鐘切換

冗余時(shí)鐘源的平滑時(shí)鐘切換

作者:Jeetendra Ashok,賽普拉斯半導(dǎo)體公司時(shí)序解決方案業(yè)務(wù)部產(chǎn)品市場(chǎng)經(jīng)理 時(shí)間:2015-04-03 來(lái)源:EEPW 收藏

  當(dāng)今許多數(shù)據(jù)通信、網(wǎng)絡(luò)和計(jì)算機(jī)系統(tǒng)都需要實(shí)現(xiàn)時(shí)鐘冗余。組件或板級(jí)故障甚至簡(jiǎn)單的定期系統(tǒng)維護(hù)等引起的任何中斷都不應(yīng)造成系統(tǒng)運(yùn)行中斷。因此,為整個(gè)電路工作提供時(shí)序的系統(tǒng)時(shí)鐘必須避免因任何異常情況而中斷。帶冗余的理想時(shí)鐘發(fā)生器也必須能在檢測(cè)到時(shí)鐘錯(cuò)誤或丟失的情況下從母時(shí)鐘源平滑切換到子時(shí)鐘源或晶振。

本文引用地址:http://m.butianyuan.cn/article/272065.htm

  以下給出幾類常用的冗余時(shí)鐘方案,其中包括:

  動(dòng)態(tài)時(shí)鐘切換:根據(jù)這種方案,系統(tǒng)在檢測(cè)到母時(shí)鐘源丟失或錯(cuò)誤的情況下可自動(dòng)切換到子時(shí)鐘源。這種架構(gòu)必須配備基于VCO的PLL。動(dòng)態(tài)時(shí)鐘切換要求:(1)具備錯(cuò)誤或丟失參考時(shí)鐘檢測(cè)器,以及(2)要求電路能順利無(wú)誤地切換到子時(shí)鐘源。

  基于DCXO的時(shí)鐘切換:根據(jù)這種方案,數(shù)控晶體振蕩器(DCXO)可在母參考時(shí)鐘源存在或丟失時(shí)提供時(shí)鐘源。在存在參考時(shí)鐘的情況下,DCXO會(huì)保持對(duì)參考時(shí)鐘的PLL鎖定。而在參考時(shí)鐘丟失的情況下,DCXO則會(huì)通過(guò)保持參考時(shí)鐘的最后相位和頻率狀態(tài)來(lái)提供時(shí)鐘。

  動(dòng)態(tài)時(shí)鐘切換與基于DCXO的時(shí)鐘切換的對(duì)比

  基于PLL的動(dòng)態(tài)時(shí)鐘切換是一種切實(shí)可行的時(shí)鐘切換方式,這種操作方式可實(shí)現(xiàn)時(shí)鐘之間的平滑切換。在時(shí)鐘切換期內(nèi),會(huì)有單位周期相位校正(PCC)填入(或消除)母參考時(shí)鐘和子參考時(shí)鐘之間的相位差。母時(shí)鐘源和子時(shí)鐘源之間可能存在較大的相位誤差,這會(huì)造成在切換時(shí)間不夠長(zhǎng)的情況下輸出時(shí)鐘出現(xiàn)較大相位沖突?;赑LL的器件應(yīng)能夠通過(guò)延長(zhǎng)切換時(shí)間讓單位周期相位校正(PCC)保持較小值,進(jìn)而最大限度地減少相位沖突。PCC值的選擇必須足夠小,使其在切換期內(nèi)不會(huì)對(duì)下游PLL或同步系統(tǒng)的設(shè)置/保持時(shí)間造成不利影響。

  基于DCXO的時(shí)鐘切換方案采用可牽引晶振鎖相到參考時(shí)鐘。DCXO在母時(shí)鐘故障的情況下可保存參考時(shí)鐘最后的頻率和相位信息,從而有助于完成持續(xù)無(wú)誤的操作。當(dāng)參考時(shí)鐘恢復(fù)時(shí),DXCO能夠自動(dòng)與該時(shí)鐘重新實(shí)現(xiàn)同步?;贒XCO的時(shí)鐘切換相對(duì)于動(dòng)態(tài)時(shí)鐘切換而言可能具有一定的優(yōu)勢(shì),但同時(shí)也存在自身的不足:

  1. 需要外部可牽引晶振。這種類型的晶振通常尺寸較大,需占用更多PCB面積;

  2. 由于晶振牽引范圍有限,因此頻率鎖定范圍也有限。這就導(dǎo)致基于DXCO的標(biāo)準(zhǔn)器件的最大頻率變化限制為+/- 200PPM左右;

  3. 速度太慢。DCXO PLL響應(yīng)性使參考切換時(shí)間僅局限于數(shù)百毫秒(ms)的水平上;

  4. 切換電容陣列會(huì)使頻率單獨(dú)改變,這就導(dǎo)致出現(xiàn)低頻相位沖突。覆蓋參考時(shí)鐘全部PPM變化的電容陣列數(shù)量有限(典型設(shè)計(jì)中只有10個(gè))。由于DCXO輸出相位噪聲(或相位沖突)過(guò)大,設(shè)計(jì)人員不愿在高性能應(yīng)用中使用這種器件;

  5. 由于器件的架構(gòu)特性,當(dāng)存在良好參考時(shí)鐘時(shí),輸出時(shí)鐘會(huì)在此期間顯出DCXO不盡人意的相位噪聲(或相位沖突)特性,而在參考時(shí)鐘暫時(shí)丟失的情況下,倒能提供干凈的晶振輸出頻率。這是因?yàn)閰⒖紩r(shí)鐘丟失時(shí),DCXO仍能保持參考時(shí)鐘的最后相位和頻率狀態(tài)且沒(méi)有任何更新,因此也就不存在相位沖突;

  6. 基于DCXO的器件的PLL帶寬低(近2KHz)會(huì)造成跟蹤誤差過(guò)大;

  7. 該器件因其PLL帶寬低而不具備擴(kuò)頻意識(shí)。

  基于DCXO的架構(gòu)的低帶寬有一定的優(yōu)勢(shì),尤其是在參考時(shí)鐘切換時(shí)表現(xiàn)尤為突出。在母參考時(shí)鐘丟失而器件正被切換到子參考時(shí)鐘或晶振期間,較長(zhǎng)的切換時(shí)間會(huì)使單位周期相位校正(PCC)值極小,從而有可能實(shí)現(xiàn)平滑的時(shí)鐘切換。理想的平滑時(shí)鐘切換器件應(yīng)當(dāng)是具有低PCC值的基于PLL的動(dòng)態(tài)時(shí)鐘切換,或許需要時(shí)鐘切換時(shí)PLL能夠?qū)拸念~定值1 MHz降至5-10 KHz的水平。利用這種可變的PLL帶寬架構(gòu),我們能夠?qū)崿F(xiàn)平滑的時(shí)鐘切換。

  參考時(shí)鐘和晶振之間的動(dòng)態(tài)切換

  基于PLL的動(dòng)態(tài)時(shí)鐘切換可能不只能在參考時(shí)鐘之間實(shí)現(xiàn),還可在參考時(shí)鐘和晶振輸入之間實(shí)現(xiàn)。在檢測(cè)到時(shí)鐘錯(cuò)誤或丟失的情況下,VCO能夠切換到晶振輸入。只要平滑完成切換,這在功能上就與故障安全器件相同,只是它不會(huì)存在任何基于DCXO的器件的缺點(diǎn),特別是上述第5點(diǎn)提及的問(wèn)題。在這種情況下,既不需要可牽引晶振,也不會(huì)出現(xiàn)相位沖突問(wèn)題。

  單位周期相位校正(PCC)實(shí)現(xiàn)平滑切換

  表1給出了50MHz、100MHz和200MHz等參考頻率下計(jì)算得出的不同單位周期相位校正的切換時(shí)間。這里,我們假定相同頻率但180°反相的兩個(gè)參考時(shí)鐘之間進(jìn)行切換。不同參考頻率下的單位周期相位校正(PCC)和切換時(shí)間曲線變化如圖1所示。

  表1:不同參考頻率下切換時(shí)間和單位周期相位校正的對(duì)比情況

單位周期相位校正

以下參考頻率情況下的切換時(shí)間(毫秒)

PCC(飛秒)

50.0 MHz

100.0 MHz

200.0 MHz

10.00

20.00

5.00

1.25

20.00

10.00

2.50

0.63

30.00

6.67

1.67

0.42

40.00

5.00

1.25

0.31

50.00

4.00

1.00

0.25

60.00

3.33

0.83

0.21

70.00

2.86

0.71

0.18

80.00

2.50

0.63

0.16

90.00

2.22

0.56

0.14

100.00

2.00

0.50

0.13

  從上圖可以看出,單位周期相位校正(PCC)和時(shí)鐘切換時(shí)間曲線呈指數(shù)變化。PCC值越大,切換時(shí)間就越短。而PCC值越小,切換時(shí)間則呈指數(shù)級(jí)增加。請(qǐng)注意,我們就該曲線圖做了如下假設(shè):(a)PLL為線性相位錯(cuò)誤校正,(b)PLL響應(yīng)是在理想狀態(tài)下,沒(méi)有過(guò)沖或下沖。而在現(xiàn)實(shí)情況下,切換時(shí)間會(huì)比這里顯示的要長(zhǎng),而且很大程度上取決于PLL系統(tǒng)響應(yīng)。此外,我們還要注意,PCC值不變的情況下,時(shí)鐘頻率越高,切換時(shí)間會(huì)越短。

  基于DCXO的故障安全器件實(shí)際系統(tǒng)應(yīng)用的經(jīng)驗(yàn)數(shù)據(jù)顯示,20飛秒的PCC足以滿足100-200 MHz頻率范圍的數(shù)據(jù)通信應(yīng)用需求。在PCC為20飛秒的情況下,時(shí)鐘切換造成的相位沖突微不足道,不會(huì)對(duì)系統(tǒng)性能造成不利影響。為此,我們建議50 MHz的參考時(shí)鐘應(yīng)采取的方案為20飛秒的PCC對(duì)應(yīng)10 ms的切換時(shí)間。

  動(dòng)態(tài)平滑切換器件的設(shè)計(jì)通常包括兩個(gè)功能塊,如下所述:

  1. 丟失參考時(shí)鐘或錯(cuò)誤相位誤差檢測(cè)器電路:這將提供錯(cuò)誤輸出,顯示正在啟動(dòng)時(shí)鐘切換。必須規(guī)定用復(fù)位輸入引腳對(duì)錯(cuò)誤輸出進(jìn)行復(fù)位。

  2. 參考時(shí)鐘切換電路:檢測(cè)到錯(cuò)誤后,電路將被切換到子參考時(shí)鐘。子參考時(shí)鐘可以是外部時(shí)鐘源,也可以是晶振。在切換時(shí)間內(nèi),必須降低PLL帶寬以實(shí)現(xiàn)平滑切換。

  本文介紹了源實(shí)現(xiàn)平滑時(shí)鐘切換的不同方法,以及不同的優(yōu)劣勢(shì)?;赑LL的動(dòng)態(tài)時(shí)鐘切換可平滑無(wú)誤地實(shí)現(xiàn)時(shí)鐘切換,建議使用該方法。動(dòng)態(tài)時(shí)鐘切換的關(guān)鍵要求是,應(yīng)特別注意單位周期相位校正(PCC)的問(wèn)題。在檢測(cè)到時(shí)鐘錯(cuò)誤或丟失情況下,以上建議的動(dòng)態(tài)時(shí)鐘切換的獨(dú)特特性能夠?qū)崿F(xiàn)從母時(shí)鐘源到子時(shí)鐘源或晶振的平滑時(shí)鐘切換。

  圖片文字說(shuō)明:

  圖1.bmp:本圖顯示了不同參考頻率下的單位周期相位校正(PCC)和切換時(shí)間。

  參考資料:

  http://www.cypress.com/?rID=12622   – 了解的零延遲緩沖器

  http://www.cypress.com/?mpn=CY23FS04ZXI   – 的DCXO產(chǎn)品系列


可控硅相關(guān)文章:可控硅工作原理


比較器相關(guān)文章:比較器工作原理


負(fù)離子發(fā)生器相關(guān)文章:負(fù)離子發(fā)生器原理
晶振相關(guān)文章:晶振原理
離子色譜儀相關(guān)文章:離子色譜儀原理


評(píng)論


相關(guān)推薦

技術(shù)專區(qū)

關(guān)閉