FPGA、CPU、DSP的競(jìng)爭(zhēng)與融合

　　對(duì)FPGA技術(shù)來說，早期研發(fā)在5年前就已開始嘗試采用多核和硬件協(xié)處理加速技術(shù)朝系統(tǒng)并行化方向發(fā)展。在實(shí)際設(shè)計(jì)中，FPGA已經(jīng)成為CPU的硬件協(xié)加速器，很多芯片廠商采用了硬核或軟核CPU+FPGA的模式，今后這一趨勢(shì)也將繼續(xù)下去。

　　CPU+FPGA模式的興起

　　賽靈思根據(jù)市場(chǎng)需求，率先于2010年4月28日發(fā)布了集成ARM Cortex-A9CPU和28nmFPGA的可擴(kuò)展式處理平臺(tái)(Extensible Processing Platform)架構(gòu)。

　　該公司全球市場(chǎng)營(yíng)銷及業(yè)務(wù)開發(fā)高級(jí)副總裁VinRatford曾在不同場(chǎng)合強(qiáng)調(diào)：“該架構(gòu)顛覆了以前以FPGA為中心，CPU為輔的理念?，F(xiàn)在以CPU為主，F(xiàn)PGA為輔。CPU可單獨(dú)啟動(dòng)。這個(gè)架構(gòu)針對(duì)的是嵌入式軟件開發(fā)工程師，而不是FPGA工程師。”

　　時(shí)隔不到一年，賽靈思于2011年3月4日又推出了可擴(kuò)展處理平臺(tái)Zynq-7000系列，把FPGA+ASIC+ASSP優(yōu)勢(shì)集成在一起，形成了對(duì)傳統(tǒng)ASIC和ASSP市場(chǎng)的進(jìn)一步滲透。雖然不會(huì)取代后兩者，但對(duì)它們的現(xiàn)有地位構(gòu)成了強(qiáng)勁挑戰(zhàn)(參見本站報(bào)道“‘不是單純的FPGA’——賽靈思推出可擴(kuò)展處理平臺(tái)Zynq-7000系列”)。

　　英特爾在2010秋季IDF上發(fā)布的凌動(dòng)E600C可配置處理器SoC封裝中，也集成了Altera的FPGA。后者看上的是凌動(dòng)的處理性能和業(yè)內(nèi)最先進(jìn)的芯片工藝。

　　不過，一位FPGA廠商的高層人士指出：“這款可配置處理器采用開放的標(biāo)準(zhǔn)PCIe作為處理器與芯片的接口，雖然提高了設(shè)計(jì)靈活性，降低了開發(fā)難度，但是接口帶寬還是略顯局促。另外，在價(jià)格和功耗方面也需較大的改進(jìn)。”

　　英特爾對(duì)此回應(yīng)表示，該SoC的性能完全可以滿足我們目前所涉及的市場(chǎng)領(lǐng)域客戶的設(shè)計(jì)需求。當(dāng)然，針對(duì)未來的需求，還會(huì)進(jìn)一步完善。

　　Altera也根據(jù)大批客戶的反饋和要求，于2010年10月13日公布了自己的嵌入式計(jì)劃，與ARM、MIPS及Intel等主要嵌入式處理器伙伴合作，提供集成了CPU+FPGA的多種技術(shù)方案。

　　美高森美(Microsemi)的SoC產(chǎn)品部(原Actel公司)于2010年11月17日發(fā)布了65nm嵌入式閃存工藝的FPGA平臺(tái)，采用了ARMCortex-M3微處理器架構(gòu)及DSP模塊。

　　當(dāng)然，還有一直在可編程SoC(PSoC)領(lǐng)域深耕不輟的賽普拉斯(Cypress)，其較早前也推出了集成PLD、ARMCortex-M3處理器的PSoC5。

　　除英特爾采用自己的凌動(dòng)可配置處理器外，上述幾家廠商均選擇了ARM處理器架構(gòu)。賽靈思的VinRatford及Altera產(chǎn)品和企業(yè)市場(chǎng)副總裁VinceHu一致給出了如下幾點(diǎn)理由：ARM處理器架構(gòu)在全球范圍內(nèi)具有成熟的互聯(lián)社區(qū)生態(tài)環(huán)境，200多家芯片合作伙伴以及500多家許可證持有者;完善的操作系統(tǒng)支持;豐富的IP庫(kù)。

　　值得注意的是，已被英特爾收購(gòu)的風(fēng)河系統(tǒng)表示，將與賽靈思合作提供基于ARM處理器架構(gòu)的可配置軟/硬件平臺(tái)。這對(duì)于嵌入式領(lǐng)域兩個(gè)冤家——英特爾和ARM的初期競(jìng)爭(zhēng)，似乎體現(xiàn)出某些“你中有我，我中有你”的狀態(tài)。ARM似乎對(duì)這種情況無所謂，畢竟受到支持的廠商越多越好。但作為風(fēng)河的東家，英特爾可能更多的是無奈。不過在商言商，現(xiàn)階段也只能坦然面對(duì)。

　　CPU+FPGA的并行處理將大行其道

　　目前，嵌入式系統(tǒng)設(shè)計(jì)中存在下述一些問題：IP復(fù)用;總體成本和占板面積;工藝;一味提高處理器時(shí)鐘速率，會(huì)使功耗大幅增加及散熱惡化，并增加設(shè)計(jì)人員解決這些問題的時(shí)間和系統(tǒng)成本;FPGA與CPU之間的信號(hào)傳輸時(shí)延較大。

　　不過，CPU+FPGA的SoC方案現(xiàn)已解決了IP復(fù)用問題，高集成度也降低了系統(tǒng)總體成本、占板面積和功耗。賽靈思和Altera除自身的接口技術(shù)外，都采用了ARM的AMBAAXI總線，使時(shí)延達(dá)到了ns級(jí)。今后，多核與硬件協(xié)處理器的大規(guī)模并行處理技術(shù)將大行其道。

　　還有，賽靈思和Altera除了利用ARM的生態(tài)系統(tǒng)，還都在努力擴(kuò)大自己的合作伙伴范圍，以吸引更多的設(shè)計(jì)人員。

　　Altera軟件、嵌入式和DSP營(yíng)銷高級(jí)總監(jiān)ChrisBalough表示：“生產(chǎn)商、用戶和輔助支撐系統(tǒng)在產(chǎn)品上彼此之間會(huì)有影響時(shí)，就會(huì)出現(xiàn)平臺(tái)效應(yīng)?；驹硎牵骋环N產(chǎn)品或標(biāo)準(zhǔn)的應(yīng)用越多，它在用戶基礎(chǔ)和輔助支撐系統(tǒng)中的價(jià)值就越高。結(jié)果，用戶基礎(chǔ)和輔助支撐系統(tǒng)就會(huì)在這種技術(shù)上加大投入，從而吸引更多的應(yīng)用，產(chǎn)生一種自我增強(qiáng)的良性循環(huán)。SoCFPGA極有可能看到這種平臺(tái)效應(yīng)。隨著SoCFPGA的不斷發(fā)展，用戶將非常愿意重新使用他們?cè)诙喾N系統(tǒng)中用過的FPGAIP和設(shè)計(jì)軟件。”

　　FPGA與DSP的融合與競(jìng)爭(zhēng)

　　另外，對(duì)于串行結(jié)構(gòu)出身的DSP和并行結(jié)構(gòu)出身的FPGA，兩種技術(shù)目前都在利用自身的優(yōu)勢(shì)開發(fā)新工藝和架構(gòu)，以滿足新應(yīng)用的需求。例如，TI和飛思卡爾不久前針對(duì)3G/LTE多標(biāo)準(zhǔn)無線基站應(yīng)用，各自開發(fā)了采用不同技術(shù)將CPU、FPGA、ASIC和DSP功能集成在SoC內(nèi)的方案。而CPU+FPGA+DSP的SoC技術(shù)現(xiàn)在也能提供更多的GMACs執(zhí)行無線DSP算法了。