基于FPGA的3G/HD/SD-SDI信號(hào)光纖傳輸系統(tǒng)的設(shè)計(jì)

摘要：介紹了基于FPGA和高速串行復(fù)接/解復(fù)接技術(shù)，將3G/HD/SD-SDI信號(hào)通過光纖實(shí)現(xiàn)無損長(zhǎng)距離傳輸?shù)姆椒?。與傳統(tǒng)的傳輸方案相比，此方案可以完成傳輸高清視頻的平滑升級(jí)，并向下兼容現(xiàn)有的視頻傳輸網(wǎng)絡(luò)，降低了網(wǎng)絡(luò)的改造升級(jí)成本。

引言

　　SDI(Serial Digital Interface)是一種“數(shù)字分量串行接口”，通過75Ω同軸線纜傳輸無壓縮的數(shù)字視頻信號(hào)。由于串行數(shù)字信號(hào)的數(shù)據(jù)率很高，在傳送前必須經(jīng)過處理。用擾碼的不歸零倒置(NRZI)來代替早期的分組編碼，其標(biāo)準(zhǔn)為SMPTE 259M和EBU-Tech-3267，標(biāo)準(zhǔn)包括了含數(shù)字音頻在內(nèi)的數(shù)字復(fù)合和數(shù)字分量信號(hào)，支持4種速率：143Mbit/s的NTSC制復(fù)合編碼信號(hào);177.3Mbit/s的PAL制復(fù)合編碼信號(hào);270Mbit/s的NTSC制和PAL制分量編碼信號(hào);360Mbit/s 16：9長(zhǎng)寬比的NTSC制和PAL制分量編碼信號(hào)，其中最常見的是270Mbit/s。在傳送前，對(duì)原始數(shù)據(jù)流進(jìn)行擾頻并變換為NRZI碼，確保在接收端可靠地恢復(fù)原始數(shù)據(jù)。

　　在概念上可以將數(shù)字串行接口理解為一種基帶信號(hào)調(diào)制。SDI接口能通過270Mbit/s的串行數(shù)字分量信號(hào)，對(duì)于16：9格式的圖像，應(yīng)能傳送360Mbit/s的信號(hào)。NRZI碼是極性敏感碼。用“1”和“0”表示電平的高和低，如果出現(xiàn)長(zhǎng)時(shí)間的連續(xù)“1”或連續(xù)“0”，會(huì)影響接收端從數(shù)字信號(hào)中提取時(shí)鐘。因?yàn)榇袛?shù)字信號(hào)接口不單獨(dú)傳送時(shí)鐘信號(hào)，接收端需從數(shù)字信號(hào)流中提取時(shí)鐘信號(hào)，所以要采用以“1”和“0”來表示有無電平變換的NRZI碼。在接收NRZI碼流時(shí)，只要檢出電平變換，就可恢復(fù)數(shù)據(jù)，再經(jīng)過加擾，連“1”的機(jī)會(huì)減少，也就使高頻分量進(jìn)一步減少，使解碼和提取時(shí)鐘信息更加容易。實(shí)現(xiàn)加擾/解擾的生成多項(xiàng)式為G₁(x)=x⁹+x⁴+1，該步主要是將數(shù)字化的視頻信號(hào)變成NRZ擾碼信號(hào)。編碼/譯碼的生成多項(xiàng)式為G₂(x)=x+1，該步主要是將上一步生成的NRZ擾碼變成對(duì)電平極性不敏感、只對(duì)電平極性變換敏感的NRZI碼。其擾碼的原理框圖如圖1所示。具體實(shí)現(xiàn)利用Verilog HDL編程。在接收端，由SDI解碼模塊從NRZI碼流恢復(fù)出原數(shù)據(jù)流。

　　按照移動(dòng)圖像和電視工程師協(xié)會(huì)(SMPTE)制定的清晰度標(biāo)準(zhǔn)要求，SDI可分為：SD-SDI、HD-SDI和3G-SDI。其中：

　　SD-SDI：SD-SDI(Standard Definition Seria Digital Interface) 視頻信號(hào)的通常速率為270Mbit/s。其信號(hào)格式從19.4Mbit/s到360Mbit/s，支持符合SMPTE 259M、SMPTE 297M、SMPTE 305M、SMPTE 310M標(biāo)準(zhǔn)，以及DVB-ASI(EN50083-9)等數(shù)字電視格式的信號(hào)。SD-SDI是無延時(shí)、無失真的標(biāo)清視頻信號(hào)。

　　HD-SDI：HD-SDI(High Definition Seria Digital Interface)視頻信號(hào)的速率達(dá)到1.485Gbit/s，刷新率支持60Hz。其信號(hào)格式從19.4Mbit/s到1.485Gbit/s，支持符合SMPTE 292M、SMPTE 259M、SMPTE 297M、SMPTE 305M、SMPTE 310M標(biāo)準(zhǔn)，以及DVB-ASI(EN50083-9)等數(shù)字電視格式的信號(hào)。HD-SDI是無延時(shí)、無失真的高請(qǐng)視頻信號(hào)。

　　3G-SDI：3G-SDI中的3G是指SDI信號(hào)的數(shù)據(jù)傳輸率約為3Gbit/s。其信號(hào)格式從19.4Mbit/s到2.97Gbit/s，支持符合SMPTE 424M、SMPTE 292M、SMPTE 259M、SMPTE 297M、SMPTE 305M、SMPTE 310M標(biāo)準(zhǔn)，以及DVB-ASI(EN50083-9)等數(shù)字電視格式的信號(hào)。由于HDTV可以支持每秒30幀的逐行掃描1920×1080的分辨率格式，而3G能夠支持比HD視頻信號(hào)最高幀掃描頻率高一倍的頻率，即3G可以支持每秒60幀的HD信號(hào)，這在觀看動(dòng)態(tài)視頻時(shí)的差別是很大的。

　　本文設(shè)計(jì)的3G/HD/SD-SDI信號(hào)的光纖傳輸方案，支持標(biāo)清SD-SDI(270Mbit/s)、高清HD-SDI(1.485Gbit/s)及全高清3G-SDI(2.97Gbit/s)視頻格式，可傳送符合數(shù)字視頻廣播/異步串行接口(DVB-ASI)、標(biāo)準(zhǔn)清晰度(SMPTE 259M)、高清晰度(SMPTE 292M)以及全新的3G-SDI(SMPTE 424M)等標(biāo)準(zhǔn)的視頻數(shù)據(jù)，通過光纖實(shí)現(xiàn)3G/HD/SD-SDI信號(hào)的高可靠、高性能和長(zhǎng)距離傳輸。采用單模光纖，無中繼傳輸距離可達(dá)100km以上。

1 系統(tǒng)設(shè)計(jì)

　　由于傳輸?shù)?G/HD/SD-SDI 信號(hào)主要用于廣播電視行業(yè)，其專業(yè)級(jí)的指標(biāo)要求，必須確保輸出信號(hào)有高穩(wěn)定性與可靠性。在對(duì)信號(hào)進(jìn)行均衡以及時(shí)鐘恢復(fù)，解擾及串并轉(zhuǎn)換，以及后端的輸出驅(qū)動(dòng)的處理過程中，均選擇GENNUM公司的集成電路實(shí)現(xiàn)高清視頻信號(hào)接口的轉(zhuǎn)換，這樣做可以最大限度的保證各相關(guān)模塊的兼容性，并且具有信號(hào)恢復(fù)和抖動(dòng)抑制功能，系統(tǒng)輸出接近完美的眼圖指標(biāo)，有利于提高系統(tǒng)的穩(wěn)定性，降低信號(hào)的抖動(dòng)。

　　本系統(tǒng)的主控模塊是FPGA，綜合考慮成本、占用面積以及以后的升級(jí)，就需要FPGA的內(nèi)部資源盡量豐富，因此選用Xilinx公司Spartan-3A系列FPGA，該系列FPGA集成了DSP功能，擁有極強(qiáng)的并行處理能力，滿足圖像和視頻處理所需的性能要求，包括壓縮(MPEG-2和MPEG-4)，色空間轉(zhuǎn)換，圖像增強(qiáng)、處理、縮放和識(shí)別等;采用SPI PROM模式完成配置，為便于調(diào)試，也預(yù)留了JTAG接口; 完成圖像采集、存儲(chǔ)和整個(gè)系統(tǒng)的邏輯控制。

　　系統(tǒng)分為發(fā)射端和接收端。在發(fā)射端，信號(hào)先經(jīng)過均衡、串并轉(zhuǎn)換處理，輸入到FPGA完成一次復(fù)用后，進(jìn)入高速?gòu)?fù)接芯片完成二次復(fù)用，最后經(jīng)電光轉(zhuǎn)換模塊將其轉(zhuǎn)換為光信號(hào)，這樣就將3G/HD/SD-SDI信號(hào)轉(zhuǎn)變成光信號(hào)。在接收端，將接收到的的光信號(hào)經(jīng)光電轉(zhuǎn)換模塊轉(zhuǎn)換為電信號(hào)，進(jìn)入高速解復(fù)接模塊和FPGA中，完成信號(hào)解復(fù)用和緩存處理后，輸入到多速率SDI編碼模塊，輸出原3G/HD/SD-SDI信號(hào)。系統(tǒng)原理框圖如圖2所示。

1.1 發(fā)射端

　　將從同軸電纜輸入的3G/HD/SD-SDI信號(hào)通過SDI均衡模塊完成信號(hào)自動(dòng)均衡，信號(hào)經(jīng)過長(zhǎng)距離的傳輸后在線纜中會(huì)產(chǎn)生損耗，經(jīng)過均衡后，信號(hào)質(zhì)量得到明顯的改善。在模塊輸入引腳處連接75Ω對(duì)地電阻進(jìn)行阻抗匹配。均衡模塊對(duì)輸入信號(hào)處理后產(chǎn)生一對(duì)差分輸出信號(hào)，再在兩條差分線之間串接100Ω電阻平衡線間阻抗，將此差分信號(hào)輸入到多速率SDI接收模塊進(jìn)行時(shí)鐘恢復(fù)和8B/10B解碼處理，經(jīng)串/并轉(zhuǎn)換后產(chǎn)生符合SMPTE 424M/292M/259M標(biāo)準(zhǔn)的20/10bit的并行數(shù)據(jù)，將此數(shù)據(jù)送入到FPGA中。數(shù)據(jù)先緩存在FPGA內(nèi)部FIFO中，在完成對(duì)數(shù)據(jù)的第一次復(fù)用后，復(fù)用為10bit的并行數(shù)據(jù)，輸出給高速?gòu)?fù)接模塊，將FPGA輸出的低速并行信號(hào)復(fù)接為高速串行信號(hào)，再通過電光轉(zhuǎn)換模塊(選用速率為3.125Gbit/s，支持熱插拔的SFP光器件)轉(zhuǎn)換為光信號(hào)傳輸?shù)浇邮斩恕?/p>

1.2 接收端

　　首先將從光纜得到的光信號(hào)通過光電轉(zhuǎn)換模塊轉(zhuǎn)換成電信號(hào)，將此電信號(hào)送給高速解復(fù)接模塊，將高速串行信號(hào)進(jìn)行串并轉(zhuǎn)換處理，將轉(zhuǎn)換后的并行數(shù)據(jù)輸入到FPGA，由FPGA先緩存在內(nèi)部FIFO中， 再解復(fù)用出符合SMPTE 424M/292M/259M標(biāo)準(zhǔn)的20/10bit的并行數(shù)據(jù)，然后將此并行數(shù)據(jù)發(fā)送給多速率SDI編碼模塊，從并行數(shù)據(jù)中提取出時(shí)鐘，作為采樣時(shí)鐘，對(duì)并行數(shù)據(jù)進(jìn)行同步處理，同時(shí)提取出圖像數(shù)據(jù)和圖像格式信息，完成3G/HD/SD-SDI信號(hào)的8B/10B編碼，最后輸出到接收設(shè)備，實(shí)現(xiàn)了3G/HD/SD-SDI信號(hào)的光纖傳輸。