所有這些干擾是怎么回事？

作者：時間：2015-11-30 來源：網(wǎng)絡

加入技術交流群
- 掃碼加入
  和技術大咖面對面交流
  海量資料庫查詢

　　在使用數(shù)模轉換器 (DAC) 進行設計時，您肯定希望輸出能夠從一個值向另一個值單調轉換，但實際電路并不總是以這種方式工作的。

本文引用地址：http://m.butianyuan.cn/article/283576.htm

　　在某些特定代碼范圍內出現(xiàn)過沖與下沖(即干擾脈沖)也很平常。這些脈沖會以這兩種形式中的一種出現(xiàn)，如圖 1 所示。

　　圖1：DAC 干擾行為

　　圖 1a 是一種可產(chǎn)生兩個代碼轉換誤差區(qū)的干擾，在R-2R 高精度 DAC中很常見。圖 1b 是單波瓣干擾脈沖，在電阻串 DAC拓撲中較常見。干擾脈沖可通過能量測量進行量化，單位常為每秒納伏 (nV-s)。

　　在討論 DAC 干擾源之前，我們必須先給“主要進位轉換”這個術語下定義。主要進位轉換是指因較低位 (LSB) 轉換而造成最高有效位 (MSB) 發(fā)生變化的單個代碼轉換。0111 到 1000 或 1000 到 0111 的二進制代碼轉換就是主要進位轉換的具體實例?？蓪⑵淇醋魇谴蠖鄶?shù)開關的反相。這也是干擾最常見的地方。

　　兩個需要注意的地方是多個開關同時觸發(fā)時的開關同步與開關電荷轉移。為了便于討論，我們需要看一下設計旨在依賴開關(可在代碼轉換過程中同步)的 R2R 電阻串 DAC，如圖 2 所示。

　　圖2：DAC 主要進位轉換

　　我們都知道完美同步是不可能實現(xiàn)的。開關過程中的任何變化都會導致所有開關在短時間內處于或高或低的切換狀態(tài)，造成 DAC 輸出誤差。恢復之后，開關電荷將在趨穩(wěn)之前創(chuàng)建一個反向波瓣。

　　因此，讓我們來看一下主要進位轉換過程的三個階段以及 DAC 輸出響應情況，如圖 3 所示。

　　圖3：轉換過程中的 DAC 輸出

　　1.代碼轉換前的 DAC 初始階段。我們看一下本例中代表二進制代碼 011 的 3 個 MSB。

　　2.DAC 輸出進入主要進位轉換后，會導致所有 R-2R 開關短時間接地。

　　3.短期開關電荷注入之后，DAC 恢復，同時輸出開始趨穩(wěn)。

　　通過比較主要進位轉換與非主要進位轉換的輸出干擾(如圖 4 所示)可以證明，開關同步是其主要原因。

　　X 軸標度是 200ns/p，Y 軸標度是 50mV/p。

　　圖4：R-2R DAC 輸出干擾

　　到目前為止，我們已經(jīng)了解了 R-2R DAC 架構中的干擾現(xiàn)象，證明開關同步是產(chǎn)生干擾的主要原因。但當我們了解電阻串 DAC 的干擾時發(fā)現(xiàn)事情并非完全如此。在設計上，它會接入電阻器串上的不同點來產(chǎn)生輸出電壓。在不進行多重開關的情況下，不僅脈沖幅度比較小，而且主要由數(shù)字饋通控制。圖 5 是進行相同主要進位代碼轉換時，R-2R DAC 與電阻串 DAC 拓撲的對比。