仿真加速劃時(shí)代的產(chǎn)品——Palladium Z1企業(yè)級(jí)仿真平臺(tái)發(fā)布

　　Cadence作為全球EDA電子設(shè)計(jì)自動(dòng)化領(lǐng)導(dǎo)廠商，其Palladium平臺(tái)自2001年推出以來(lái)，給眾多系統(tǒng)芯片開(kāi)發(fā)商在提高設(shè)計(jì)水平、驗(yàn)證以前無(wú)法實(shí)現(xiàn)的性能與擴(kuò)展性方面帶來(lái)了巨大的幫助。今天，Cadence正式推出Cadence Palladium Z1企業(yè)級(jí)硬件仿真加速平臺(tái)。

　　Palladium Z1：業(yè)內(nèi)第一個(gè)數(shù)據(jù)中心級(jí)硬件仿真加速器

　　據(jù)介紹，這是業(yè)內(nèi)第一個(gè)數(shù)據(jù)中心級(jí)硬件仿真加速器，仿真處理能力是上一代產(chǎn)品(Palladium XP II)的5倍，與最直接競(jìng)爭(zhēng)對(duì)手相比，平均工作負(fù)載率提高了2.5倍。Palladium Z1平臺(tái)擁有企業(yè)級(jí)的可靠性和可擴(kuò)展性，支持從IP模塊到整個(gè)SOC芯片的可擴(kuò)展性，最多能同時(shí)處理2304個(gè)并行作業(yè)，容量可擴(kuò)展到92億門(mén)。無(wú)論從功能還是從速度等方面，過(guò)去的軟件仿真越來(lái)越不適用日新月異的技術(shù)發(fā)展需求，硬件仿真加速技術(shù)可以滿足技術(shù)的發(fā)展需求，而且已經(jīng)被全球設(shè)計(jì)團(tuán)隊(duì)有效地用于驗(yàn)證日趨復(fù)雜的SOC中。

　　Palladium Z1硬體驗(yàn)證模擬平臺(tái)是可實(shí)現(xiàn)最大利用率的真正資料中心資源，它采用機(jī)架式(rack-based)刀鋒架構(gòu)，與Palladium XP II平臺(tái)相比，可提供企業(yè)級(jí)的可靠度、92%的較小占位面積以及8倍的更高邏輯閘密度。透過(guò)最佳化硬體模擬資源的利用率，Palladium Z1平臺(tái)可提供獨(dú)特的虛擬目標(biāo)重新分配功能，并能在執(zhí)行期間將有效負(fù)載配置至可用資源，以避免重新編譯作業(yè)。運(yùn)用其獨(dú)特的大量式平行處理器架構(gòu)，與最接近的競(jìng)爭(zhēng)產(chǎn)品相比，Palladium Z1平臺(tái)可提供使用者4倍的分配精細(xì)度。

　　Palladium Z1平臺(tái)的其他重要特性與優(yōu)點(diǎn)包括：

　　·與Palladium XP II平臺(tái)相比，每個(gè)仿真周期僅需要不到三分之一的功率消耗。主要原因在于功率密度最高下降44%，平均系統(tǒng)利用率和并行用戶數(shù)均提高2.5倍，作業(yè)排隊(duì)周期時(shí)間大幅縮短，只有Palladium XP II平臺(tái)的五分之一，單個(gè)工作站上的編譯速度高達(dá)1.4億門(mén)/小時(shí)，調(diào)試深度和上傳速度都大幅提高。

　　·利用獨(dú)特的虛擬目標(biāo)重新分配功能，可完整虛擬化外部介面。支持精確的遠(yuǎn)程訪問(wèn)和虛擬化設(shè)備，如Virtual JTAG。預(yù)集成的仿真開(kāi)發(fā)套件適用于USB和PCI-Express接口，具備建模準(zhǔn)確、高性能和遠(yuǎn)程訪問(wèn)的功能。與具有驗(yàn)證虛擬機(jī)功能的數(shù)據(jù)庫(kù)一起使用，可以實(shí)現(xiàn)多用戶并行離線訪問(wèn)仿真運(yùn)行數(shù)據(jù)。

　　·擁有最高的通用性，可提供數(shù)十種使用模式，包括運(yùn)行軟件電路仿真、仿真加速并支持軟件仿真和硬件仿真之間的熱切換、采用Cadence Joules RTL功率估算的動(dòng)態(tài)功率分析、基于IEEE 1801和Si2 CPF的低功率驗(yàn)證、門(mén)級(jí)加速和仿真以比常用標(biāo)準(zhǔn)仿真提高50倍的基于ARM-based SoC的操作系統(tǒng)

　　·能與Cadence系統(tǒng)開(kāi)發(fā)套件(System Development Suite)無(wú)縫集成，包括軟件模擬加速用的Incisive驗(yàn)證平臺(tái)、驗(yàn)證規(guī)劃和統(tǒng)一指標(biāo)追蹤用的Incisive vManager、高級(jí)硬件/軟件調(diào)試的Indago除錯(cuò)分析工具與嵌入式軟體應(yīng)用程序、加速與Assertion-Based的驗(yàn)證IP、具備通用編譯器的Protium FPGA-based原型設(shè)計(jì)平臺(tái)、以及多重引擎系統(tǒng)使用案例測(cè)試用的Perspec系統(tǒng)驗(yàn)證器。

　　Palladium Z1：全方位的企業(yè)硬件仿真加速平臺(tái)

　　SOC/ASIC的設(shè)計(jì)尺寸不斷增大，IP模塊和其他組件的數(shù)量增加也使得SOC的內(nèi)部結(jié)構(gòu)也更加復(fù)雜。隨著系統(tǒng)復(fù)雜性的提高，硬件/軟件交互無(wú)法得到充分驗(yàn)證的風(fēng)險(xiǎn)也隨之加大，而性能擴(kuò)展則是消除這些風(fēng)險(xiǎn)的關(guān)鍵。

　　為了跟上更高級(jí)的SOC的發(fā)展需求、消除硬件/軟件驗(yàn)證的差距，Palladium Z1可謂是業(yè)內(nèi)最全面的驗(yàn)證解決平臺(tái)。通過(guò)利用本地統(tǒng)一的硬件仿真加速環(huán)境，Palladium Z1進(jìn)一步優(yōu)化驗(yàn)證流程，強(qiáng)化驗(yàn)證能力，使得Cadence Incisive仿真器用戶可以在無(wú)需再編譯的前提下，實(shí)現(xiàn)仿真到仿真加速，或者運(yùn)行時(shí)仿真環(huán)境的熱交換。從最初的架構(gòu)分析，到模塊、芯片和系統(tǒng)集成，再到軟件開(kāi)發(fā)與系統(tǒng)驗(yàn)證全部階段都可以通過(guò)Palladium Z1平臺(tái)來(lái)進(jìn)行設(shè)計(jì)和驗(yàn)證。

　　Palladium Z1平臺(tái)的VXE軟件集成了仿真、仿真加速以及單一環(huán)境仿真功能，可以實(shí)現(xiàn)快讀初啟、具備杰出的調(diào)試和熱交換能力，可以在單一工作站實(shí)現(xiàn)快速、全自動(dòng)且可以預(yù)測(cè)的設(shè)計(jì)編譯。

　　Palladium Z1還支持多個(gè)任務(wù)同時(shí)運(yùn)行，包括加速與硬件仿真加速混合進(jìn)行的任務(wù)，并且不會(huì)對(duì)其他任務(wù)產(chǎn)生影響，因此可以用于多個(gè)項(xiàng)目或者試驗(yàn)，為企業(yè)提供樂(lè)靈活性最佳的驗(yàn)證計(jì)算資源。Palladium Z1還可以提供系統(tǒng)級(jí)功耗驗(yàn)證，可以幫助企業(yè)在流片之前就分析到芯片的功耗情況，避免芯片遇到過(guò)熱等情況的發(fā)生。

　　“在項(xiàng)目規(guī)劃時(shí)間不短緊縮的情況下，客戶對(duì)于硬件仿真加速容量的要求每?jī)赡昃蜁?huì)翻一番，主要原因包括驗(yàn)證復(fù)雜性增加，對(duì)質(zhì)量、軟硬件集成和功耗要求更高?！盋adence全球副總裁兼硬件與系統(tǒng)驗(yàn)證事業(yè)部總經(jīng)理Daryn Lau說(shuō)，“作為系統(tǒng)開(kāi)發(fā)套件中的一個(gè)支柱性產(chǎn)品，Palladium Z1平臺(tái)使得設(shè)計(jì)團(tuán)隊(duì)終于可以將硬件仿真加速器作為數(shù)據(jù)中心計(jì)算資源進(jìn)行使用，而且和使用基于刀片服務(wù)器的計(jì)算工廠進(jìn)行仿真毫無(wú)差別，進(jìn)而可以進(jìn)一步縮短規(guī)劃時(shí)間，提高驗(yàn)證自動(dòng)化，應(yīng)對(duì)不斷上升的驗(yàn)證壓力，快速實(shí)現(xiàn)最終產(chǎn)品交付?！?/p>

　　總結(jié)：有了Palladium Z1平臺(tái)，用戶就可以擁有迅速的靈活編譯、極其高效的分配、快速的運(yùn)行時(shí)間以及全方位的調(diào)試能力，進(jìn)而快速全面的對(duì)設(shè)計(jì)進(jìn)行驗(yàn)證，最終可以自信地讓這些設(shè)計(jì)進(jìn)入流片。正如Cadence所說(shuō)，Palladium Z1是每一個(gè)系統(tǒng)芯片廠商發(fā)展中所必須擁有的。