用于移動(dòng)設(shè)備的MPL 物理層技術(shù)

2004年5月B版

引言

　　現(xiàn)有的接口技術(shù)如低電壓差分信號(hào)傳輸(LVDS)、更低擺幅差分信號(hào)傳輸(RSDS)及CMADS雖然仍可滿足上一代筆記本計(jì)算機(jī)的要求，在某種程度上節(jié)省用電，減少這類產(chǎn)品的互連線路，并減低其電磁干擾，但對于正在開發(fā)中的新一代蜂窩式移動(dòng)電話及個(gè)人數(shù)字助理，現(xiàn)有的接口技術(shù)便無法滿足其要求，因?yàn)樾乱淮a(chǎn)品的設(shè)計(jì)要求更低的功率、更少互連線路以及更低的電磁干擾。移動(dòng)像素鏈路 (MPL) 可為接收及發(fā)送視頻的輸入/輸出端口提供一個(gè)高性能的通信接口，而這種接口具有以下三大優(yōu)點(diǎn)：更少的連線(只有兩條活躍線路)、功率低以及電磁干擾極為微弱。

MPL 鏈路簡介

　　為了確保系統(tǒng)操作時(shí)可以充分發(fā)揮低功率及低電磁干擾的優(yōu)點(diǎn)，MPL 鏈路技術(shù)利用較低的電流來傳送信號(hào)，而這兩個(gè)邏輯電平的高低取決于接收器傳送給發(fā)送器的電流究竟是強(qiáng)還是弱。這兩條電流可視為一條電流，在上層流動(dòng)的是交流電電流，在下層流動(dòng)的則是直流偏壓電流，上下層電流的典型值分別為 150mA 及 450mA。換言之，這兩條電流可分為一條在上層流動(dòng)的交流電電流 ((150mA) 以及另一條在下層流動(dòng)的直流電流(300mA)。

　　MPL 的技術(shù)規(guī)格對高低電流有清楚的界定，高電流(即450mA)屬于邏輯低電平，而低電流(150mA)則屬于邏輯高電平。電流先由驅(qū)動(dòng)器接收，然后通過MG(MSSA)管腳傳送回接收器。MPL接地的附近應(yīng)有一條低阻抗的路徑，而這條路徑應(yīng)回到其起點(diǎn) (即接收器)。此外，將接地設(shè)于信號(hào)傳送線路的附近有助縮小信號(hào)傳送線路的覆蓋面積，而且由于采用電流模式開關(guān)，加上電流量較低，以及較小的覆蓋面積，因此產(chǎn)生的電磁干擾也較少。

　　MPL 鏈路比其它信號(hào)傳輸標(biāo)準(zhǔn)更優(yōu)勝，例如MPL鏈路傳送的電流比LVDS低(前者為300mA而后者為3.5mA)；MPL的20mV電壓擺幅也比 LVDS 的 350mV低。這兩個(gè)優(yōu)點(diǎn)有助減低功耗及噪音。鏈路通電時(shí)，從屬芯片隨即啟動(dòng)，其電流由驅(qū)動(dòng)器拉至適當(dāng)?shù)乃?。這樣可以確保 MPL 鏈路無論從哪一個(gè)方向傳送信號(hào)，信號(hào)都可保持完整無缺，而且抵抗噪音干擾的能力也可獲得進(jìn)一步加強(qiáng)。

　　美國國家半導(dǎo)體采用 WhisperBus 技術(shù)作為MPL鏈路的物理層。一直以來，屏幕較大的薄膜晶體管(TFT)液晶顯示器都采用類似 WhisperBus 的技術(shù)，而便攜式電子產(chǎn)品也基于同樣的理由采用這種技術(shù)。MPL鏈路除了保留 WhisperBus 物理層的基本功能之外，還設(shè)有自己的移動(dòng)通信協(xié)議(截至 2004 年有關(guān)協(xié)議仍在制定中)，以及另外再添加節(jié)能(睡眠)模式及雙向數(shù)據(jù)傳輸功能。圖 1 所示的是基本的 MPL 鏈路。主控器設(shè)于主機(jī)(BBP、微處理器或圖像處理器)之旁，而從屬芯片則緊貼顯示器或目標(biāo)裝置。

MPL 線路驅(qū)動(dòng)器

　　MPL 線路驅(qū)動(dòng)器設(shè)有一個(gè)雙狀態(tài)的電流接收器。電流的大小取決于輸入的狀態(tài) (LVCMOS)。線路的電壓由 MPL 鏈路上的接收器而非線路驅(qū)動(dòng)器負(fù)責(zé)設(shè)定。由于線路驅(qū)動(dòng)器可在廣闊的接收電壓范圍內(nèi)操作，因此如有設(shè)計(jì)上的需要，線路驅(qū)動(dòng)器及接收器可以分別由不同的供電干線為其提供電源。接收器的電源也可關(guān)閉，以便將線路電流調(diào)低至零，以支持極低功率的睡眠模式或 MPL 的關(guān)閉狀態(tài)。圖 2 所示的是已簡化的線路驅(qū)動(dòng)器電路圖。若 DEnable* (內(nèi)部信號(hào)) 處于邏輯低電平 (LOW)，Idata 開關(guān)便與 MPL 信號(hào)線路連接一起，而驅(qū)動(dòng)器會(huì)接收較強(qiáng)的電流 (Idata)。若 Din 內(nèi)部信號(hào)處于邏輯低電平 (LOW)，2Idata 也會(huì)通過開關(guān)輸入線路，令 3Idata 的電流改由驅(qū)動(dòng)器接收。若 Din 處于邏輯高電平，2Idata 開關(guān)會(huì)斷開，以便進(jìn)入另一狀態(tài) (Idata)。若兩個(gè)開關(guān)都斷開 (DEnable* = High)，驅(qū)動(dòng)器會(huì)關(guān)閉，驅(qū)動(dòng)器便不會(huì)接收任何電流。理論上，按照 MPL 標(biāo)準(zhǔn)的規(guī)定，邏輯低電平屬較高電流(3 x Idata)，而邏輯高電平則屬較低電流 (1 x Idata)。進(jìn)行初步測試時(shí)，MPL 測試芯片(LM2500)的電流(Idata)可設(shè)定在 100(A 至 200mA 的范圍內(nèi)。驅(qū)動(dòng)器采用低電壓的設(shè)計(jì)，可以支持低至只有幾百 mV 的核心干線電壓。此外，電流會(huì)經(jīng)過 MPL 接地(MG)直接回流。以驅(qū)動(dòng)器的設(shè)計(jì)來說，MC(時(shí)鐘)輸出與 MD(數(shù)據(jù))輸出實(shí)際相同。

MPL 接收器

　　MPL 接收器負(fù)責(zé)測定總線的電流狀態(tài)，并將電流轉(zhuǎn)為電壓，然后不管電路是否已通電，再將電壓提升至標(biāo)準(zhǔn)的邏輯電路電平。此外，接收器也有自己的線路終端裝置，因此系統(tǒng)無需加設(shè)外接的終端電阻，有助精簡系統(tǒng)設(shè)計(jì)，以及節(jié)省印刷電路板的板面空間。這款接收器也內(nèi)置電流傳感電路，一旦感測到任何信號(hào)，傳感器會(huì)向從屬芯片發(fā)出信號(hào)，要求有關(guān)芯片開啟或關(guān)閉電源供應(yīng)。如果線路連接已中斷，主控器會(huì)監(jiān)控 MD 線路的電流，以便清楚知道從屬芯片是否已發(fā)出服務(wù)請求。

MPL 收發(fā)器

　　線路驅(qū)動(dòng)器及接收器可以集成一起，成為收發(fā)器。以主控器為例來說，一般會(huì)以線路驅(qū)動(dòng)器為 MD 的預(yù)設(shè)裝設(shè)。系統(tǒng)會(huì)關(guān)閉接收器區(qū)段的電流供應(yīng)，以減低其用電量。處理Read_Data 時(shí)，系統(tǒng)也可關(guān)閉主控器的MD線路驅(qū)動(dòng)器，以中斷驅(qū)動(dòng)器與總線之間的聯(lián)系。讀取數(shù)據(jù)時(shí)，數(shù)據(jù)會(huì)逆向傳送，線路驅(qū)動(dòng)器的電源供應(yīng)也會(huì)隨即中斷。以從屬芯片為例來說，一般會(huì)以接收器為 MD的預(yù)設(shè)裝置，但為了節(jié)省能源，MD線路驅(qū)動(dòng)器不會(huì)獲得電源供應(yīng)。收到有關(guān)Read_Command之后，系統(tǒng)會(huì)進(jìn)入時(shí)間較長的逆轉(zhuǎn)(Turn Around) 階段，讓從屬芯片的MD線路驅(qū)動(dòng)器有足夠時(shí)間通電。此時(shí)，從屬芯片可以中斷MD接收器與MD線路的聯(lián)系，或干脆中斷其電源供應(yīng)。

MPL 總線配置

　　基本的 MPL 鏈路由兩條活躍信號(hào)線路及一條信號(hào)接地回送(MG)線路組成。時(shí)鐘屬于單向信號(hào)，而且一定由主控器提供。數(shù)據(jù)信號(hào)(MD)與主控器送往從屬芯片的時(shí)鐘同步，而主控器傳送時(shí)鐘時(shí)，會(huì)同時(shí)利用兩個(gè)時(shí)鐘邊緣。這樣有助降低時(shí)鐘速率，以減低功耗、噪音及電磁干擾。MD數(shù)據(jù)信號(hào)通過半雙工的雙向線路傳送。為了支持?jǐn)?shù)據(jù)輸入(讀取)的執(zhí)行，數(shù)據(jù)信號(hào)可以逆向傳送。以正常的配置為例來說，處理數(shù)據(jù)輸出(寫入)時(shí)，系統(tǒng)不會(huì)為主控器的 MD 接收器及從屬芯片的MD線路驅(qū)動(dòng)器提供供電，以便節(jié)省能源。MD 線路的逆轉(zhuǎn)(TA)時(shí)間較長，以確保線路在必要時(shí)有足夠時(shí)間通電或斷電。

　　目前的系統(tǒng)普遍采用獨(dú)特的視頻路徑及點(diǎn)至點(diǎn)的設(shè)計(jì)， MPL 的技術(shù)標(biāo)準(zhǔn)已充分考慮這兩個(gè)因素。MPL 技術(shù)采用點(diǎn)至點(diǎn)的設(shè)計(jì)，讓鏈路可以充分發(fā)揮其電子特性。此外，MPL 鏈路有自己的內(nèi)部終端裝置，因此工程師可以輕易設(shè)計(jì)高性能的傳輸線路，例如，無需顧慮線頭所產(chǎn)生的影響。此外，需要利用 MPL 鏈路建立互連的裝置如顯示器、照相機(jī)等一般都分別設(shè)于不同的地方，因此串行的點(diǎn)至點(diǎn)鏈路比多站式或多點(diǎn)式鏈路更適合這些裝置采用。此外，由于 MPL 鏈路只有兩條活躍導(dǎo)線，因此采用多個(gè) MPL 接口比采用并行總線更符合成本效益，而且可以節(jié)省板面空間及減少管腳數(shù)目。

MPL 鏈路的數(shù)據(jù)傳輸率

　　當(dāng)主控器將數(shù)據(jù)傳送往從屬芯片時(shí)，LM2500/1/2 收發(fā)器可以提供高達(dá) 160Mbps的基本數(shù)據(jù)傳輸率以作支持。由于這個(gè)模式可以同時(shí)利用時(shí)鐘的兩邊，因此數(shù)據(jù)傳輸率最高可達(dá)160Mbps (每段6.25ns)，而時(shí)鐘頻率則為80MHz。因?yàn)槟軌蛲瑫r(shí)利用時(shí)鐘的兩邊，所以可以傳送低頻的時(shí)鐘信號(hào)，而低頻操作則有助減低電磁干擾。相較之下，單單利用時(shí)鐘的一邊，會(huì)令時(shí)鐘信號(hào)高達(dá) 160 MHz。后排通道負(fù)責(zé)將數(shù)據(jù)由從屬芯片傳送往主控器。利用后排通道傳送數(shù)據(jù)時(shí)，從屬芯片只利用時(shí)鐘的上升邊緣控制數(shù)據(jù)的進(jìn)出，使從屬芯片傳送數(shù)據(jù)往主控器時(shí)，可以有較多時(shí)間按照主控器提供的時(shí)鐘頻率進(jìn)行取樣。系統(tǒng)只要能以 80MHz 的時(shí)鐘頻率操作，后排通道便能以80Mbps的傳輸率傳送數(shù)據(jù)。

　　目前的數(shù)據(jù)傳輸率一般都不超過 160Mbps，但有足夠的空間可以提升至 200Mbps以至400Mbps。預(yù)計(jì)不久的將來物理層可以支持每秒高達(dá)千兆位 (Gbps) 以上的速度。但這些高速傳輸技術(shù)仍在研發(fā)中。

MPL 總線的不同階段

　　MPL 串行總線分為四個(gè)不同的總線階段，每一階段都由 MC 及 MD 線路的狀態(tài)決定，而其中的兩個(gè)階段有多個(gè)不同狀態(tài)可供選擇。圖表 1 “MPL鏈路的不同階段”顯示 MPL 總線的不同階段。

通電/斷電模式

　　采用省電模式 (關(guān)閉) 時(shí)，系統(tǒng)會(huì)關(guān)閉 MD 及 MC 驅(qū)動(dòng)器，線路上的電流會(huì)完全中斷。主控器將傳送 A 點(diǎn) 12 個(gè)時(shí)鐘(t1)的 MC 線路驅(qū)動(dòng)至低電平，以便通知從屬芯片建立連接。然后主控器將傳送12個(gè)時(shí)鐘(t2)的 MC 線路驅(qū)動(dòng)至高電平。當(dāng)?shù)碗娖睫D(zhuǎn)為高電平時(shí)(B點(diǎn))，從屬芯片充分利用其電源供應(yīng)，以便有更大的能力承受噪音干擾。最后，主控器將傳送12個(gè)時(shí)鐘(t3)的MC及MD線路驅(qū)動(dòng)至穩(wěn)定的低電平狀態(tài)。建立連接的階段需要36個(gè)周期才能完成。主控器直到現(xiàn)在才可傳送數(shù)據(jù) (動(dòng)態(tài))，將總線閑置，或重新回到連接中斷狀態(tài)。

　　以圖 5 為例來說，總線閑置階段的時(shí)間長度為 t4，之后總線保持其活躍狀態(tài)，而 MD 線路的“高電平”起始位會(huì)啟動(dòng)數(shù)據(jù)的傳輸 (C 點(diǎn))。

　　有一點(diǎn)需要留意，當(dāng)連接中斷之后，主控器便會(huì)進(jìn)入省電(Power_Save)模式，而正在操作的主控器鎖相環(huán)路(PLL)會(huì)根據(jù)其時(shí)鐘來源鎖定其相位(不同的應(yīng)用有不同的安排—若主機(jī)可以提供高速時(shí)鐘，便無需作此安排)。

　　從屬芯片也可通知主控器啟動(dòng)電源。過程如下：從屬芯片先將 MD 線路驅(qū)動(dòng)至邏輯低電平，直至主控器作出回應(yīng)，將同樣已驅(qū)動(dòng)至邏輯低電平的 MC 信號(hào)傳回為止。主控器可以檢測 MD 線路是否有電流，并產(chǎn)生 INTR 信號(hào)，以便將從屬芯片提出建立連接的請求通知本地主機(jī)。

　　主機(jī)首先停止為 PS* 管腳作出程序測試假設(shè)，以便清除 INTR 信號(hào)，然后主控器才將傳送最少 12 個(gè)時(shí)鐘周期的 MC 線路驅(qū)動(dòng)至低電平。從屬芯片可以檢測出 MC 線路是否處于低電平狀態(tài)，然后在 MC 線路由高電平轉(zhuǎn)為低電平之前關(guān)閉其 MD 驅(qū)動(dòng)器。可以感測 MD 線路的主控器隨即關(guān)閉，然后將 MD 線路驅(qū)動(dòng)至靜態(tài)的低電平。正如圖 6 所顯示，經(jīng)過另一段長達(dá) 12 個(gè)時(shí)鐘周期的階段之后，總線階段此時(shí)正處于閑置狀態(tài)，而且可能繼續(xù)維持在閑置狀態(tài)之中，以便將電源關(guān)閉 (中斷連接)，或重新操作。有一點(diǎn)需要留意，t3 的長短取決于系統(tǒng) (主機(jī)) 的反應(yīng)時(shí)間。

　　若從屬芯片及主控器同時(shí)啟動(dòng)建立連接請求，便會(huì)出現(xiàn)圖7所顯示的時(shí)間序列。由于所需時(shí)間各不相同，因此各時(shí)段可能重疊，以這個(gè)情況來說，系統(tǒng)可以利用這個(gè)序列將 MPL 總線連接起來。當(dāng)總線處于連接中斷階段時(shí)MC及MD線路上的電流會(huì)完全中斷。若主控器及從屬芯片差不多在同一時(shí)間啟動(dòng)通電序列 (此時(shí)的MC及MD線路已驅(qū)動(dòng)至低電平)，從屬芯片會(huì)先行檢測主控器是否正在驅(qū)動(dòng)MC線路，然后將其 MD驅(qū)動(dòng)器失效(參看MD)。主控器會(huì)檢測 MC 線路是否處于低電平，然后如圖5所示，啟動(dòng)應(yīng)由主控器啟動(dòng)的標(biāo)準(zhǔn)通電序列。正如圖7所顯示，通電序列啟動(dòng)后，總線階段會(huì)處于閑置狀態(tài)(也可能處于活躍狀態(tài))，而且可能繼續(xù)維持在閑置狀態(tài)之中，以便將電源關(guān)閉，或重新操作。有一點(diǎn)需要留意，圖 7 并無顯示控制信號(hào)。

線路互連的載體

　　印刷電路板走線、柔性電纜或短的接線都可用作互連的線路。實(shí)際的互連線路的類型及配置要視乎系統(tǒng)的實(shí)際要求而定，例如互連線路的長短、機(jī)械性能的局限以及電磁兼容性(EMC)等要求。柔性電纜是一種成本較低的互連線路，因此經(jīng)常用于小型的電子產(chǎn)品。單面的柔性電纜成本最低，但阻抗一般會(huì)較高，而且所提供的屏蔽保護(hù)極為有限。在正常的應(yīng)用情況下，單面柔性電纜已很足夠，可以支持?jǐn)?shù)據(jù)傳輸速度較慢及噪音較少的應(yīng)用系統(tǒng)。雙面的柔性電纜(即微帶Microstrip)可以提供阻抗更易受控制的通道，即使普通的大小也可輕易組成 50( 負(fù)載的線路。此外，這類電纜可為接地層提供屏蔽，若有需要，也可為線跡提供接地保護(hù)，這也是雙面柔性電纜的優(yōu)點(diǎn)。系統(tǒng)至少采用三條信號(hào)傳輸線路，其中兩條供MD和MC線路使用，而另外一條是共用接地回流電路。MG接地應(yīng)在鏈路的兩端連接接地，以便將接地環(huán)路覆蓋面積減至最小。圖 8 所顯示的是單面及雙面柔性電纜的橫切面圖。

　　連接器的必要特性也取決于個(gè)別的應(yīng)用。但由于 Plug 或 ZIF 連接器只會(huì)用其中一面 (并非柔性那一面)，加上這類連接器體積較小，而且比管腳及插座式連接器更便宜，因此一般的系統(tǒng)都會(huì)采用 Plug 或 ZIF 連接器。

　　在初期階段，MPL 的應(yīng)用會(huì)朝著 40、80 及 160 Mbps 的速率邁進(jìn)，但確實(shí)的傳輸率主要由照相機(jī)的陣列體積及時(shí)鐘頻率或顯示器的清晰度所決定。預(yù)計(jì)數(shù)據(jù)傳輸率將會(huì)倍增至 320 Gbps。據(jù)一些模擬測試顯示，傳輸率實(shí)際上可以高達(dá)千兆位(Gigabit) 以上。數(shù)據(jù)傳輸率受多個(gè)不同因素影響，有關(guān)因素包括驅(qū)動(dòng)電流、線路長短、載體素質(zhì)及阻抗控制。大部分的顯示器設(shè)計(jì)若非采用單向的傳輸方式，便無需后排通道的支持。為了精簡系統(tǒng)設(shè)計(jì)，時(shí)鐘必須由主控器提供及傳送往從屬芯片。這個(gè)設(shè)計(jì)可以支持以單邊時(shí)脈進(jìn)行半速操作的后排通道，以便提高時(shí)間的限制 (參看圖 4)。

　　MPL 的應(yīng)用主要針對小型便攜式電子設(shè)備，其中包括移動(dòng)電話及個(gè)人數(shù)字助理。這些電子產(chǎn)品的互連線路一般長達(dá)5、10以至15厘米 (相當(dāng)于2、4、8英寸)。MPL 接口的總長度大致上不會(huì)超過 30cm。正如上文所說，長度也與載體素質(zhì)、數(shù)據(jù)傳輸率及驅(qū)動(dòng)電流 (Idata) 設(shè)定有關(guān)。

MPL 鏈路的功耗

　　MPL 鏈路有多種不同的方法節(jié)省用電。例如，我們可以采用低電流數(shù)據(jù)傳送模式傳送數(shù)據(jù)，而電流甚至可以低至只有幾百mA，但卻可確保系統(tǒng)能以幾百M(fèi)bps的速度傳送數(shù)據(jù)。低操作電流及低電源供應(yīng)可以限制開關(guān)尖峰及噪音，并且只會(huì)帶給電路極微小的電壓波動(dòng)。由于線路的電壓極低，因此無需像較大擺幅的信號(hào)傳輸電路一樣要先將線路/負(fù)載電容大量充電/放電，正因?yàn)槌潆?放電量較少，所以能夠節(jié)省較多能源。芯片組也設(shè)有節(jié)省用電(連接中斷)的功能，可以在沒有需要時(shí)將接口電流關(guān)閉，以便為系統(tǒng)節(jié)省更多用電。此外，由于數(shù)據(jù)及時(shí)鐘分開傳送，因此接收器以至發(fā)送器(若已有高速時(shí)鐘的話)便無需加設(shè)耗電量較大的鎖相環(huán)路區(qū)段或編碼器。

電磁干擾

　　基于以下的特性，MPL 鏈路只產(chǎn)生極微量的電磁干擾：

1) 10mV的傳輸電壓(微弱的 dV/dT)

2) 150/450mA 的信號(hào)傳輸狀態(tài)

3) 采用電流模式傳送信號(hào)，確保邊緣較為圓滑

4) 信號(hào)線路及 MPL 接地之間的電路覆蓋較小面積

5) 按照頻率時(shí)鐘操作

6) 專用的電流回流路徑/細(xì)小的環(huán)狀天線

　　此外，根據(jù)過去的經(jīng)驗(yàn)顯示，WhisperBus 可以大幅降低平面顯示器的電磁干擾，以這方面來說，遠(yuǎn)比 3V 單端信號(hào)傳送方式優(yōu)勝。專為筆記電腦開發(fā)顯示器的廠商曾向美國國家半導(dǎo)體表示，采用WhisperBus接口的顯示器比采用 RSDS (低至200mV的更低擺幅LVDS信號(hào)傳輸) 技術(shù)的薄膜晶體管 (TFT)平面顯示器產(chǎn)生更少電磁干擾。

EMS/射頻干擾 (RFI)

　　雖然MPL鏈路的電壓擺幅很小，而且電流也較低，但性能仍非?？煽俊PL 技術(shù)之所以有這個(gè)優(yōu)點(diǎn)，完全是因?yàn)檫@種鏈路采用低阻抗終端連接接地以及低阻抗線路(50W)，這樣有助減少隨著接收信號(hào)潛入系統(tǒng)的噪音。
　　
　　至于承受射頻干擾的能力問題，美國國家半導(dǎo)體正計(jì)劃進(jìn)行各種有關(guān)的測試。以采用寬帶(WB)線路傳送數(shù)據(jù)以及利用 RSDS(LVDS)技術(shù)傳送時(shí)鐘的大型平面顯示器為例來說，目前我們已完成這方面的初步測試。

　　進(jìn)行測試時(shí)，移動(dòng)電話天線放在指定的線跡(trace)上，位置則靠近 5W 的CB射頻系統(tǒng)(49MHz)，而移動(dòng)電話正在傳送語音。測試時(shí)， 采用測試模式的行驅(qū)動(dòng)器錯(cuò)誤率管腳顯示寬帶線路并無出現(xiàn)錯(cuò)誤。最先出現(xiàn)錯(cuò)誤的竟然是 RSDS/SVDS 線路！相信有關(guān)錯(cuò)誤與傳輸電路與終端裝置有關(guān)。LVDS 線路很多時(shí)都采用 100W的終端裝置，共模阻抗也較高，因此噪音很易進(jìn)入線路，產(chǎn)生共模調(diào)制，最后甚至干擾接收器的檢測電路，令差分信號(hào)出現(xiàn)訛誤。此外，由于寬帶 (MPL) 線路的終端裝置連接阻抗較低的交流電接地點(diǎn)，因此需要較強(qiáng)的信號(hào)才可產(chǎn)生足夠電壓，翻轉(zhuǎn)有關(guān)的數(shù)據(jù)。此外，MPL 鏈路采用 50W的阻抗與接地連接。相較之下，LVDS 技術(shù)的接地阻抗可能高達(dá)幾千，確切的阻抗要視個(gè)別設(shè)計(jì)而定。(測試時(shí)采用的移動(dòng)電話：兩個(gè)不同的 Samsung Sprint PCS 電話以及一個(gè) Nokia 5190 電話。) 其它的因素也會(huì)影響系統(tǒng)承受射頻干擾的能力，有關(guān)因素包括系統(tǒng)接地、屏蔽及線路互連設(shè)計(jì)等。
 

結(jié)語

　　MPL 是專為便攜式視頻系統(tǒng)而設(shè)的鏈路，這是 MPL 技術(shù)與其它接口的最大分別，其主要特色包括線路較少，低功率，低電磁干擾，簡單的協(xié)議/低門數(shù)，專為視頻應(yīng)用而設(shè)，雙向點(diǎn)至點(diǎn)的鏈路，開放式標(biāo)準(zhǔn)/可以采用不同供應(yīng)商的產(chǎn)品，而只有幾 mW 的功率可支持以百萬計(jì)的像素?！?/P>