采用高效LDO為亞微米CMOS負(fù)載供電

摘要： 論述數(shù)字IC的供電問(wèn)題。

關(guān)鍵詞： 數(shù)字IC供電；LDO；LP38853

如今幾乎在每一件電子產(chǎn)品中，至少都有一塊數(shù)字IC。如手機(jī)、超聲儀器、服務(wù)器以及工業(yè)控制系統(tǒng)等產(chǎn)品中都帶有進(jìn)行數(shù)據(jù)處理的數(shù)字IC。著名的摩爾定律昭示了mP、DSP、FPGA和ASIC等數(shù)字IC的發(fā)展趨勢(shì)：IC內(nèi)集成的晶體管數(shù)量每?jī)赡暝鲩L(zhǎng)一倍。在過(guò)去的幾十年內(nèi)，工藝的幾何尺寸從1000nm(20世紀(jì)80年代末)減小到600nm、130nm、90nm直到65nm，目前正在向45nm邁進(jìn)，從而使半導(dǎo)體制造商能在相同的面積內(nèi)集成更多的晶體管。更多的晶體管意味著在相同的空間中將獲得更多的功能或更好的性能，但任何事情都有利有弊。

數(shù)字IC的供電問(wèn)題

隨著工藝幾何尺寸的縮小，在一塊芯片上集成更多的晶體管，以及更高的處理速度都將帶來(lái)更大的功耗。為了克服功耗增大帶來(lái)的問(wèn)題，數(shù)字IC的核電壓被不斷降低。處理器的功耗可由下式給出：
PCONSUMED = cV2f + VILEAK

其中c是電容，V是核心電源電壓，f是頻率，ILEAK是泄漏電流。第一項(xiàng)cV2f 代表動(dòng)態(tài)功耗，第二項(xiàng)VILEAK代表靜態(tài)功耗。由上面的公式可以看出，隨著處理器頻率的提高，降低核心電壓能補(bǔ)償或降低處理器功耗。

現(xiàn)在為降低功耗,需要提供更多的電源電壓為系統(tǒng)供電。幾年前，所采用的是標(biāo)準(zhǔn)的5V和3.3V電源電壓，由于核心電壓的降低，需要越來(lái)越多的電源電壓，現(xiàn)在我們能看到的電源電壓的種類有2.5V、1.8V、1.5V、1.2V和1V。這么多的電壓使得電源的開(kāi)啟和關(guān)斷變得越來(lái)越重要。一些數(shù)字IC在數(shù)據(jù)表中要求或建議電源電壓必須在規(guī)定的時(shí)間內(nèi)達(dá)到某一特定值，并且必須單調(diào)上升和/或追蹤I/O。如果不能滿足這些要求，不正確的電壓開(kāi)啟和關(guān)斷將會(huì)導(dǎo)致出現(xiàn)栓鎖和可靠性問(wèn)題。

數(shù)字IC的另一個(gè)顯著特點(diǎn)是負(fù)載電流是不斷變化的。處理低級(jí)別任務(wù)或處于待機(jī)/休眠模式時(shí),數(shù)字IC需要消耗較小的功率，當(dāng)需要處理大量數(shù)據(jù)時(shí)，數(shù)字IC則需要消耗更大的功率。當(dāng)為這些處理器設(shè)計(jì)電源時(shí)，負(fù)載瞬態(tài)響應(yīng)是一個(gè)重要的規(guī)格。負(fù)載瞬態(tài)響應(yīng)是指電源的輸出電壓如何對(duì)負(fù)載電流的突變做出響應(yīng)。數(shù)據(jù)表中通常會(huì)給出輸出電壓瞬態(tài)行為的典型波形。電壓過(guò)沖和下沖的幅度越小越好。

高效開(kāi)關(guān)穩(wěn)壓器還是低噪線性穩(wěn)壓器？

前面已經(jīng)確定了數(shù)字IC和處理器對(duì)于電源電壓的一些共同要求(更低的輸出電壓、正確的啟動(dòng)、良好的瞬態(tài)響應(yīng))，現(xiàn)在來(lái)選擇是采用開(kāi)關(guān)穩(wěn)壓器還是線性穩(wěn)壓器。當(dāng)效率是最優(yōu)先的考慮時(shí)，應(yīng)采用開(kāi)關(guān)穩(wěn)壓器。開(kāi)關(guān)穩(wěn)壓器能實(shí)現(xiàn)超過(guò)90％的效率(取決于元件選擇和工作條件)。

當(dāng)?shù)驮肼暬蚩s短產(chǎn)品的上市時(shí)間是最優(yōu)先的考慮時(shí)，應(yīng)采用線性穩(wěn)壓器。由于不是基于開(kāi)關(guān)結(jié)構(gòu)，線性穩(wěn)壓器是“更安靜”的電源。線性穩(wěn)壓器比開(kāi)關(guān)穩(wěn)壓器更容易使用。因?yàn)椴恍枰姼?，所以其所需的外部元件較少，并且不需要復(fù)雜的計(jì)算來(lái)確定輸出濾波器元件的合理取值。低壓差線性穩(wěn)壓器(LDO)是一種比標(biāo)準(zhǔn)線性穩(wěn)壓器具有更低壓差的線性穩(wěn)壓器。

為什么要在數(shù)字IC中使用低輸入LDO?

低輸入LDO是為數(shù)字IC供電的優(yōu)秀解決方案。它們能提供相當(dāng)?shù)偷妮敵鲭妷?、恰?dāng)?shù)膯?dòng)以及良好的負(fù)載瞬態(tài)響應(yīng)。低輸入LDO能提供低輸出電壓，并提高系統(tǒng)的效率。線性穩(wěn)壓器的效率可以采用下面的公式進(jìn)行估算：
hLINEAR_REG = VOUT/VIN

其中VOUT是線性穩(wěn)壓器的輸出電壓，VIN是線性穩(wěn)壓器的輸入電壓。較低的數(shù)字IC核心電壓決定了輸出電壓(VOUT)。例如，一個(gè)將3.3V輸入轉(zhuǎn)換為1V輸出的標(biāo)準(zhǔn)線性穩(wěn)壓器的效率是30%(1V/3.3V)。

由上式可知，降低輸入電壓能提高效率。具有一個(gè)偏置電源的低輸入LDO，可以通過(guò)采用一個(gè)較低的VIN進(jìn)行能量轉(zhuǎn)換和一個(gè)獨(dú)立的偏置電源為內(nèi)部電路供電的方法來(lái)提高效率。  圖1顯示了一款低輸入、低輸出、低壓差的線性穩(wěn)壓器LP38853的內(nèi)部框圖。IN引腳電壓被施加到內(nèi)部N溝道傳輸FET來(lái)進(jìn)行轉(zhuǎn)換，而B(niǎo)IAS引腳為內(nèi)部電路供電。例如，1.5V輸入、3.3V偏置和1V輸出的效率為67%(1V/1.5V)，這比采用3.3V輸入時(shí)所達(dá)到的30%的效率有了很大提高。

圖1 帶有偏置電源的低輸入LDO LP38853-ADJ的內(nèi)部框圖

當(dāng)選擇LDO對(duì)數(shù)字IC進(jìn)行供電時(shí)，諸如軟啟動(dòng)和使能引腳等特性能確保正確的啟動(dòng)。通過(guò)內(nèi)部基準(zhǔn)(參見(jiàn)圖1)控制VOUT的上升時(shí)間可以實(shí)現(xiàn)軟啟動(dòng)功能,減小啟動(dòng)時(shí)對(duì)輸出電容充電的電流浪涌。可以通過(guò)一個(gè)電容來(lái)設(shè)定由應(yīng)用和處理器所確定的軟啟動(dòng)時(shí)間。

在具有數(shù)字IC的系統(tǒng)中，多電壓是一種常見(jiàn)的配置。ENABLE引腳提供了啟用或禁用每個(gè)穩(wěn)壓器的方法，這樣就不會(huì)出現(xiàn)栓鎖或過(guò)量電流泄放的情況。圖2顯示了一種采用低輸入LDO對(duì)數(shù)字IC供電的典型電路，該電路采用電源序列發(fā)生器LM3880來(lái)確保正確的啟動(dòng)。LM3880能控制多個(gè)穩(wěn)壓器的EN引腳，按適當(dāng)?shù)拇涡蛱峁┖诵暮虸/O電壓。

圖2 采用LM3880三路序列發(fā)生器的典型電源啟動(dòng)電路

低輸入LDO還能提供良好的負(fù)載瞬態(tài)響應(yīng)。當(dāng)評(píng)估相似的產(chǎn)品時(shí)，應(yīng)檢查測(cè)試條件，以確保比較的合理性。增大輸出電容會(huì)極大地影響負(fù)載瞬態(tài)響應(yīng)。大輸出電容會(huì)減小由負(fù)載瞬變引起的電壓過(guò)沖/下沖的幅度。圖3顯示了低輸入LDO  LP38853在采用兩個(gè)不同的輸出電容時(shí)的負(fù)載瞬態(tài)響應(yīng)情況。電壓過(guò)沖/下沖的幅度越小越好。

采用低輸入LDO為數(shù)字IC供電

數(shù)字IC工藝的幾何尺寸不斷縮小的趨勢(shì)使設(shè)計(jì)工程師面臨功耗的挑戰(zhàn)。當(dāng)選擇一款穩(wěn)壓器時(shí)，應(yīng)考慮功耗的增加、核心電源電壓的降低，以及多電源等因素。當(dāng)易用性和上市時(shí)間是最優(yōu)先的考慮時(shí)，低輸入線性穩(wěn)壓器是電源的理想選擇。最新的LDO能進(jìn)行從低輸入到低輸出的轉(zhuǎn)換從而提高效率，具有確保在多電壓系統(tǒng)中正確啟動(dòng)的特性，以及出色的負(fù)載瞬態(tài)性能。

參考文獻(xiàn)：
1.  http://www.national.com/pf/LP/LP38853.html
2.  http://www.national.com/pf/LM/LM3880.html