MCS-51系統(tǒng)中斷優(yōu)先級(jí)的軟擴(kuò)展

　　摘要：鑒于MCS-51系統(tǒng)只提供“二級(jí)中斷嵌套”，提出擴(kuò)展51系統(tǒng)中斷優(yōu)先級(jí)的純軟件方法。其利用51系統(tǒng)內(nèi)建的中斷允許寄存器IE和中斷優(yōu)先級(jí)寄存器IP，通過屏蔽字機(jī)制來實(shí)現(xiàn)；以C51的形式，給出這種擴(kuò)展方法的函數(shù)庫實(shí)現(xiàn)，為該方法的使用賦予友好、簡(jiǎn)潔的用戶接口。

    關(guān)鍵詞：MCS-51單片機(jī) 中斷優(yōu)先級(jí) 軟擴(kuò)展 C51

引言

　　眾所周知，MCS-51系統(tǒng)只提供“二級(jí)中斷嵌套”，而大多數(shù)嵌入式系統(tǒng)希望有多于兩級(jí)的優(yōu)先級(jí)別。因?yàn)橐话銇碚f，系統(tǒng)都有掉電中斷，且應(yīng)置為最高優(yōu)先級(jí)，這樣所有其它中斷只能共用一個(gè)最低優(yōu)先級(jí)，如此，往往不能滿足實(shí)際的邏輯需求。為了使系統(tǒng)具有多于兩級(jí)的中斷優(yōu)先級(jí)別，可以利用8259A之類的中斷控制芯片實(shí)現(xiàn)中斷優(yōu)先級(jí)的硬擴(kuò)展，但卻增加了系統(tǒng)的造價(jià)和復(fù)雜性。因復(fù)雜性的提高，系統(tǒng)的可靠性將受到影響。本文提出一種擴(kuò)展MCS-51系統(tǒng)中斷優(yōu)先級(jí)的純軟件方法，不需增加任何硬件，且所需的額外資源消耗也很小。實(shí)際應(yīng)用表明這種方法是可行的和有效的。

1 MCS-51的中斷系統(tǒng)簡(jiǎn)介

　　MCS-51系列單片機(jī)允許有五個(gè)中斷源，提供兩個(gè)中斷優(yōu)先級(jí)，可實(shí)現(xiàn)二級(jí)中斷嵌套。這兩級(jí)優(yōu)先級(jí)遵循下述規(guī)則：僅高優(yōu)先級(jí)中斷源可中斷嵌套低優(yōu)先級(jí)中斷源。為實(shí)現(xiàn)這一規(guī)則，中斷系統(tǒng)內(nèi)部包含兩個(gè)不可尋址的優(yōu)先級(jí)狀態(tài)觸發(fā)器。當(dāng)特定優(yōu)先級(jí)的某中斷源被響應(yīng)時(shí)，相應(yīng)的觸發(fā)器即被置位，直到執(zhí)行了RETI指令后，這個(gè)觸發(fā)器才復(fù)位。在此期間，同級(jí)和低級(jí)中斷將被防止。中斷源的中斷請(qǐng)求能否得到響應(yīng)，受中斷允許寄存器IE的控制。每個(gè)中斷源的優(yōu)先級(jí)可通過對(duì)中斷優(yōu)先級(jí)寄存器IP編程來設(shè)定：或最低，或最高。同一優(yōu)先級(jí)中的各中斷源同時(shí)請(qǐng)求中斷時(shí)，由內(nèi)部查詢邏輯確定響應(yīng)次序。查詢次序依次為：外部中斷0（X0）、定時(shí)器中斷0（T0）、外部中斷1（X1）、定時(shí)器中斷1（T1）、串口中斷（S）。如果當(dāng)前指令是RETI或是對(duì)IE、IP操作的指令，將封裝CPU對(duì)中斷的響應(yīng)，且必須再執(zhí)行完一條指令之后才會(huì)響應(yīng)中斷。

2 中斷優(yōu)先級(jí)軟擴(kuò)展的方法

　　首先，給出軟擴(kuò)展的第一種方法，并分析其特點(diǎn)，指出其存在的缺陷。然后，基于對(duì)方法一的不足之處，給出不斷完善的方法二、方法三。其中方法二是對(duì)方法一的完善，方法三是對(duì)方法二的完善，并最終解決了方法一、二中的缺陷，實(shí)現(xiàn)了真正的中斷優(yōu)先級(jí)的軟擴(kuò)展。

2.1 方法一

　　此法僅使用和系統(tǒng)的中斷允許寄存器IE，通過中斷屏蔽字機(jī)制，以使不同的中斷源具有不同的邏輯中斷優(yōu)先級(jí)（下文中的“優(yōu)先級(jí)”如不加說明即指“邏輯中斷優(yōu)先級(jí)”）。

　　不失一般性，不妨令8051系統(tǒng)的五個(gè)中斷源——外中斷0（X0）、定時(shí)器中斷0（T0）、外中斷1(X1)、定時(shí)器中斷1（T1）及串口中斷（S），有如表1所列的優(yōu)先級(jí)。（實(shí)際應(yīng)用中，視具體情況，賦予不同中斷源以適當(dāng)?shù)膬?yōu)先級(jí)。）

　　其中，“0”代表最高優(yōu)先級(jí)，“4”代表最低優(yōu)先級(jí)。

　　首先，給設(shè)定了優(yōu)先級(jí)的諸中斷源賦以二級(jí)“物理中斷優(yōu)先級(jí)”：將優(yōu)先級(jí)最高的中斷源（X1）在中斷優(yōu)先級(jí)寄存器IP中的相應(yīng)位（PX1）置1，而令I(lǐng)P中的其它相關(guān)位（PT1、PT0、PS、PX0）為0。

　　其次，給設(shè)定了優(yōu)先級(jí)的各中斷源分配適當(dāng)?shù)摹爸袛嗥帘巫帧?。其基本思想是屏蔽同?jí)和低級(jí)中斷。具體分配過程如下：優(yōu)先級(jí)為k(0≤k≤N-1，N為中斷源數(shù)量)的中斷源的“中斷屏蔽字”為：優(yōu)先級(jí)為x(x∈[k,N-1]，即同級(jí)和低級(jí))的中斷源在IE中的對(duì)應(yīng)位置0，優(yōu)先級(jí)為y(y∈[0,k-1]，即高級(jí))的中斷源在IE中的相應(yīng)位置1而得的位組字節(jié)。當(dāng)然，IE的EA位（CPU中斷允許標(biāo)志位）始終為1.

　　對(duì)于表1所列的中斷優(yōu)先級(jí)分配情況，各中斷源的“中斷屏蔽字”配置如表2所列。

　　表1 中斷源的優(yōu)先級(jí)分配表

　　最后，給各中斷源的ISR（Interrupt Routine，中斷服務(wù)例程）加以如下所示的外殼（Assembly形式的）。不妨以定時(shí)器0（T0）為例：

　　CSEG AT 8