新聞中心

EEPW首頁 > EDA/PCB > 業(yè)界動態(tài) > 嵌入式測試應對SoC設(shè)計挑戰(zhàn)

嵌入式測試應對SoC設(shè)計挑戰(zhàn)

——
作者: 時間:2007-11-01 來源: 收藏

  在國際測試大會上,公司副總裁兼副總經(jīng)理Gadi Singer在題為“應對頻譜納米技術(shù)和千兆復雜性的挑戰(zhàn)”的演講中指出,從1940年以來,每立方英尺MIPS或每磅MIPS數(shù)每10年就增加100倍。雖然在平滑的曲線上一直是以指數(shù)規(guī)律變化,但是,在那個時期仍然有許多不連續(xù)性和變形點。

  “目前,四個不同的趨勢正延伸在所有方向中的曲線,”Singer說道。首先,IC復雜性和多樣性正受到智能(便攜式)設(shè)備的出現(xiàn)的驅(qū)使。這些新的設(shè)計包含復雜的內(nèi)核、多處理引擎、更多的存儲區(qū)、專用的子系統(tǒng)以及在片上的多個通信系統(tǒng)。此外,Singer表示,“互聯(lián)網(wǎng)的影響”證明數(shù)字數(shù)據(jù)的融合的影響滲透到了所有的功能之中,并且需要增加硬件和軟件的互動?!?/P>

  顯然,Singer表示,這種下一代系統(tǒng)級需要在測試開發(fā)工具和技術(shù)上做出改進。掃描方法存在速度問題,并且正在接近極限。功能測試方法的自動化程度不夠,并且不成標準。內(nèi)建自測試(BIST)對于存儲器測試而言模式有限,而邏輯BIST隨著面積的增加而越來越昂貴。改進這種狀況的唯一辦法就是:讓一種針對X方法的集成設(shè)計—X指的是測試、制造、良率及可靠性

  —與即插即用的模塊性、可配置性以及針對所有IP模塊的可修改測試解決方案結(jié)合起來。

  其次,功耗和性能正在朝著更低功耗和固定的預算邁進。“下一代”他補充說,“將需要在恒定的功率封包內(nèi)展示更多的性能,而設(shè)計變量將必須適合不同的功率預算?!贬槍β实臏y試和針對性能的保護在一定的功率級將是至關(guān)重要的。遺憾的是,該行業(yè)需要的解決方案比現(xiàn)有的解決方案還要多,因為測試將必須解決功率測試、在速功率測試以及作為電池壽命中因子的在工作負載測試。

  第三個領(lǐng)域就是納米科技。摩爾定律可能在可以預見的將來依然有效,即使在縮放技術(shù)上的創(chuàng)新將跟材料領(lǐng)域的創(chuàng)新一樣多?!凹词乖跍y試領(lǐng)域需要更多的創(chuàng)新,”Singer說,縮放導致每個裸片中的三極管和功能的增加,盡管也造成裸片內(nèi)和裸片間可變性的增加。將來的設(shè)計將需要在設(shè)計和測試上提高對各種變化的靈敏度,與此同時,IP必須寬容制造可變性。Singer指出,“人們要采用自適應測試方法來解決可變性問題以及由此而來的設(shè)計靈敏度問題?!?/P>

  最后,所有這種挑戰(zhàn)性的工作必須在較少的時間內(nèi)完成,Singer表示,“總的回報時間(TAT)是從設(shè)計到原型再到生產(chǎn)轉(zhuǎn)移的關(guān)鍵尺度。短的產(chǎn)品窗口將需要遲約束—取決于在設(shè)計周期中最后一分鐘的實現(xiàn)細節(jié)。”設(shè)計正給測試開發(fā)能力帶來嚴峻的挑戰(zhàn)。半導體行業(yè)需要快速和買得起的測試開發(fā)能力,以確保末級的重新配置。



評論


相關(guān)推薦

技術(shù)專區(qū)

關(guān)閉