新聞中心

EEPW首頁 > 嵌入式系統(tǒng) > 開放型模塊化高性價比ATS的自主研發(fā)

開放型模塊化高性價比ATS的自主研發(fā)

——
作者:國防科學(xué)技術(shù)大學(xué) 杜金榜 潘仲明 王躍科 程曉暢 時間:2007-11-08 來源:單片機及嵌入式系統(tǒng)應(yīng)用 收藏
摘要 結(jié)合VXI/PXI/LXI、多DSP并行處理、FPGA和ISP(In System Programming)、高速緩存、VI(Virtual Instrument)等先進技術(shù),按照、、計算機(MC3)一體化系統(tǒng)的思路,針對頻帶寬、動態(tài)范圍大、瞬時性強、信號種類繁多等綜合參數(shù)動態(tài)測試應(yīng)用背景,探討了開放型模塊化高性價比(Automatic Testmg System)的研制與開發(fā)。
關(guān)鍵詞 開放型 模塊化 高性價比多DSP并行處理 多功能 


引 言
    現(xiàn)代儀器科學(xué)與技術(shù)的核心是利用微電子技術(shù)、計算機技術(shù)、信息技術(shù)領(lǐng)域的最新研究成果來解決信息的獲取、變換、傳輸、存儲、處理與分析、利用。代表著測控技術(shù)與儀器行業(yè)最高水平的綜合順應(yīng)時代潮流,向模塊化、智能化、多功能化、數(shù)字化、網(wǎng)絡(luò)化和標準化方向迅猛發(fā)展,數(shù)字信號處理解決方案DSPS成為數(shù)字化時代解決電子儀器開放式體系結(jié)構(gòu)OSA設(shè)汁的必要技術(shù)環(huán)節(jié)。ATS成為復(fù)雜電子設(shè)備、武器裝備、現(xiàn)代化指揮系統(tǒng)安全運行和準確操作所必需的重要支撐技術(shù),是使裝備系統(tǒng)處于良好運行狀態(tài)的重要保證。測試儀器的后勤支援保障作用和儀器視同裝備的觀念,已得到業(yè)界專家的認同。而PXI/VXI/LXI等ATS又過于昂貴,因此自主研發(fā)開放型高性價比ATS具有重要的現(xiàn)實意義和廣泛的應(yīng)用價值。


1 系統(tǒng)總體設(shè)計
    根據(jù)現(xiàn)實需求和潛在的未來需求,整合VXI/PXI/LXI、多DSP并行處理、FPGA/ISP、高速緩存,VI等先進技術(shù),按照、、計算機(MC3)一體化系統(tǒng)的思路以及模塊化、總線接口標準化、通用化等電子儀器開放式體系結(jié)構(gòu)(OSA)準則,本著先進、實用、可靠和經(jīng)濟的原則,針對頻帶寬、動態(tài)范圍大、瞬時性強、信號種類繁多等綜合參數(shù)動態(tài)測試應(yīng)用背景,進行開放型、模塊化、高性價比的ATS設(shè)計,其總體結(jié)構(gòu)如圖1所示。



    ATS硬件平臺主要包括:零槽模塊,高速采集與實時處理模塊,高精度采集與實時處理模塊,大動態(tài)范圍高精度多通道智能計數(shù)器模塊,基于MUX(Analog Mu(tipIexer)、PGA(Progranlmable-Gain Instrumentatlon Amplifier)、DCP(Digitally Controlled Potentiometer)、DAC(Digital to Analog Converter)、AMP(Amplifier)等高性能集成IC技術(shù)的大動態(tài)范圍程控模擬前端調(diào)理(AFE)電路,以及作為ATS“神經(jīng)網(wǎng)絡(luò)”的儀器內(nèi)部總線等。


2 系統(tǒng)功能模塊設(shè)計
2.1 零槽通信控制模塊設(shè)計
    如圖1所示,零槽通信控制模塊在整個系統(tǒng)中起承上啟下的橋梁作用:既是上層PC軟件直接操控的對象,接收上位PC控制命令、上傳系統(tǒng)狀態(tài)信息和測試數(shù)據(jù);又是底層硬件的“大腦”,對內(nèi)控制各功能模塊。零槽通信控制模塊原理框圖如圖2所示,主要包括外部PC通信接口模塊(如UART、EPP、USB、Internet、IDE、ISA、PCI/PXI、FireWire、藍牙等標準PC外設(shè)接口),內(nèi)部總線接口模塊(多DSP/MPU之間的SLC,主要有SCI、I2C、SPI、IDMA、HPI、Link、SPORT、Share-in Bus、DPRAM/FIFO數(shù)據(jù)池、網(wǎng)絡(luò)交換機等總線接口形式)和擴展功能模塊(主要用于人機交互、基于Flash/CF卡/硬盤的ROM擴展和基于DRAM/SDRAM的RAM擴展)。在設(shè)計時遵循“軟硬件一體化”和“在系統(tǒng)持續(xù)升級化”的原則,以高性能DSP為主控中心、以FPGA/CPLD為編譯碼與時序邏輯控制設(shè)備,進行開放性、模塊化設(shè)計。至于采用何種接口,要根據(jù)實際情況具體問題具體分析。



2.2高速采集與實時處理模塊設(shè)計
    高速采集與實時處理模塊主要對寬帶電壓信號(如各類壓電傳感器輸出信號)進行程控調(diào)理、高速連續(xù)采集、大容量同步緩存、實時處理及同步數(shù)據(jù)傳輸?shù)?。如圖3所示,多通道高速連續(xù)采集與實時處理模塊主要包括基于信號程控選擇(MUX)、程控放大(PGA)、程控衰減(DCP)、直流電平偏置、抗混迭濾波(LPF)以及自校正參考源(DAC)等具有白檢和自標定功能的高精度、大動態(tài)范圍的程控模擬前端AFE(Analog Front End),在FPGA/ISP的控制下,可對大動態(tài)范圍(-10~+10V)寬帶電壓信號進行智能化精密調(diào)理,直流測暈精度達到了O.O5%FS(FullScale,滿量程)。利用DSP以及其他數(shù)字部件(MUX),通道輸入信號可切換為內(nèi)部的DAC。用DAC產(chǎn)生特定的直流、交流標定信號,不僅可以標定通道的增益與零偏,而且還可自檢模擬通道的功能正確與否。由高速ADC、高性能DSP和高速緩存(FIFO一級緩存和SDRAM二級緩存)三者構(gòu)成一個靈活、緊湊的實時信號處理結(jié)構(gòu),能夠保證DSP充分發(fā)揮高密度、實時信號處理能力(數(shù)字濾波、特征提取和測試數(shù)據(jù)實時壓縮等),同時實現(xiàn)高速緩存、連續(xù)采樣和同步數(shù)據(jù)傳送。基于SPORT接口,本卡既可接受PC的監(jiān)控調(diào)試和通信控制,又可與其他系統(tǒng)進行分布式同步瓦聯(lián)。通過總線接口邏輯控制FPGA/CPLD和驅(qū)動隔離部分,可以SPORT、多SHARC DSP共享總線、HPI/IDMA、LinkPorts等方式建立起與零槽通信控制模塊的通信控制和數(shù)據(jù)交換。既可通過DSP標準JTAG口,借助商品化DSP開發(fā)器進行PC監(jiān)控調(diào)試,又可利用DSP兩根可編程I/O引腳,輔以特定的時序控制實現(xiàn)PC-UART口監(jiān)控調(diào)試DSP,本模塊可獨立自成系統(tǒng)。



2.3 高精度采集與實時處理模塊設(shè)計
    如圖4所示,多通道高精度連續(xù)采集與實時處理模塊主要包括模擬前端調(diào)理電路、高精度串行ADC、FPGA、高速緩存(SDRAM)、觸發(fā)定時控制、DSP、總線接口和PC監(jiān)控調(diào)試接口等部分。主要適用于熱電偶、應(yīng)變片、壓阻、熱電阻等傳感器初步調(diào)理的電壓信號、通用電壓信號進行高精度程控調(diào)理和實時采集。影響采集系統(tǒng)精度的主要因素是ADC轉(zhuǎn)換位數(shù)和輸入ADC的電壓范圍。為擴大系統(tǒng)測試動態(tài)范圍,實現(xiàn)精密,除了選擇性能優(yōu)良的ADC芯片和充分抑制信號傳輸通道噪聲外,還需要將大動態(tài)范圍的輸入電壓信號進行程控調(diào)理,實現(xiàn)ADC最佳輸入范圍。為實現(xiàn)l~10000倍的程控增益倍數(shù)設(shè)計(微弱信號),模擬前端調(diào)理電路由一級放大(PGA)、二級放大(程控增益放大器和程控濾波器PGA&F)部分組成。PGA可提供1、10、l00和l000倍的一級程控增益PGA&F可提供l~16倍的二級程控增益與截止頻率為lO~150 kHz的程控濾波,DAC為8路模擬調(diào)理電路提供調(diào)零信號。利用DSP以及其他數(shù)字部件(MUX、差動放大器。PGA等),通道輸入信號同樣可切換為內(nèi)部的DAC。DSP同步控制大容量SDRAM(如HY57V641620),可實現(xiàn)模塊4M字高速同步緩存;在保證采樣數(shù)據(jù)高速采集的同時,可為DSP觸發(fā)判別或?qū)崟r處理提供數(shù)據(jù)緩沖。由ADC、DSP和高速緩存SDRAM三者構(gòu)成一個靈活、緊湊的實時信號處理結(jié)構(gòu),保證DSP發(fā)揮實時信號處理能力。FPGA主要實現(xiàn)8路高精度串行ADC(如24位)輸出數(shù)據(jù)的串/并轉(zhuǎn)換和ADC控制等??偩€接口部分同2.2小節(jié)。



2.4 智能計數(shù)器模塊設(shè)計
    圖5為基于DSP和FPGA的8通道大動態(tài)范圍高精度智能計數(shù)器模塊原理框圖。
    圖中主要包括大動態(tài)范圍計數(shù)器模擬前端調(diào)理電路、基于DSP和FPGA的智能計數(shù)器和總線接口部分(同2.2和2.3小節(jié)),用于轉(zhuǎn)速傳感器等脈沖式傳感器測量,也可接入TTL信號直接進行時間計數(shù)與頻率測量。計數(shù)器模擬前端調(diào)理電路包括隔直濾波、輸入阻抗匹配、限壓保護、分壓限流、高速比較以及緩沖整形等部分,可自動將大動態(tài)范圍(BW:l Hz~lO MHz,


評論


相關(guān)推薦

技術(shù)專區(qū)

關(guān)閉