NEC電子開發(fā)出40納米DRAM混載系統(tǒng)LSI 混載工藝技術(shù)

　　NEC電子近日完成了兩種線寬40納米的DRAM混載系統(tǒng)LSI工藝技術(shù)的開發(fā)，使用該工藝可以生產(chǎn)最大可集成256MbitDRAM的系統(tǒng)LSI。40nm工藝技術(shù)比新一代45nm半導體配線工藝更加微細，被稱為45nm的下一代產(chǎn)品。此次，NEC電子推出的工藝中，一種為低工作功耗的“UX8GD”工藝，它可使邏輯部分的處理速度最快達到800MHz，同時保持低功耗;另一種為低漏電流的“UX8LD”工藝，它的功耗約為內(nèi)嵌同等容量SRAM的1/3左右。

　　UX8GD和 UX8LD 是在線寬從55nm縮小至40nm的CMOS工藝技術(shù)的基礎(chǔ)上結(jié)合了NEC電子原有的eDRAM混載工藝技術(shù)而成， 它成功地將DRAM的單元面積縮小到了0.06μm2，約為55nm工藝產(chǎn)品的1/2，因此在搭載同等容量的存儲器時，芯片面積與55nm產(chǎn)品相比，最大能縮小50%，有效地降低了產(chǎn)品成本。另外，新技術(shù)不僅應(yīng)用了在55nmDRAM混載LSI工藝“UX7LSeD”中所采用的鉿(hafnium)柵極絕緣膜，還使用了鎳硅化物(nickel-silicide)柵電極、做為DRAM電容器使用的鋯氧化物(zirconium-oxide)高介電率(High-k)絕緣膜技術(shù)等技術(shù)，因此能夠降低溝道部分的雜質(zhì)濃度同時減少寄生阻抗，這有利于(1)減少漏極與襯底之間的漏電流并且長時間保持數(shù)據(jù)(2)減少晶體管性能偏差(3)實現(xiàn)邏輯/存儲器部分高速化等，有助于用戶更輕松的設(shè)計高性能設(shè)備。

　　此項技術(shù)的運用，有助于用戶在設(shè)計數(shù)碼相機、攝像機、游戲機等對低功耗、小型化，薄型化要求較高的數(shù)字AV設(shè)備以及手持設(shè)備時，能更輕松的增加功能。

　　近幾年，在數(shù)字AV設(shè)備、便攜式設(shè)備領(lǐng)域，為滿足最終消費者需求而增加各種新功能的產(chǎn)品開發(fā)，已成為當務(wù)之急。然而，增加新功能會導致芯片面積增大，從而引發(fā)成本增加，功耗增大等問題，這已成為刻不容緩的一大課題。NEC電子從0.18微米(μm)產(chǎn)品時代就開始生產(chǎn)DRAM混載LSI產(chǎn)品。2004年又針對游戲機、通信設(shè)備等應(yīng)用開始量產(chǎn)90nm工藝的DRAM混載LSI產(chǎn)品。2007年秋季NEC電子又推出使用55nm工藝開發(fā)出的DRAM混載LSI樣品，并計劃于2008年開始量產(chǎn)。新技術(shù)不僅在原有55nm工藝的基礎(chǔ)上實現(xiàn)了低耗電化，而且通過將線寬減小至40nm，進行優(yōu)化處理，同時兼顧了提高芯片集成度和降低功耗方面雙重優(yōu)勢。

　　NEC電子計劃2008年在NEC山形對應(yīng)用了該技術(shù)的DRAM混載LSI產(chǎn)品進行量產(chǎn)。今后，為了進一步提高生產(chǎn)效率，NEC電子將會更積極的推進在該領(lǐng)域的研發(fā)工作。