應(yīng)用處理器子系統(tǒng)使SoC設(shè)計(jì)更容易

　　LSI LogIC公司開發(fā)的低功耗處理器架構(gòu)子系統(tǒng)瞄準(zhǔn)GPS導(dǎo)航系統(tǒng)、電子玩具、個(gè)人媒體播放器以及許多其它低功耗手持應(yīng)用。Zevio架構(gòu)提供了一套完整的支持功能和總線互連，設(shè)計(jì)人員能夠很容易地開發(fā)SoC解決方案。這種SoC包括一個(gè)或多個(gè)CPU或DSP內(nèi)核、視頻支持、2D或3D圖形、64通道 3D/2D音響引擎、USB端口和NAND閃存接口、 SDRAM，以及雙數(shù)據(jù)速率(DDR)或DDR2 DRAM等IP預(yù)驗(yàn)證模塊中的功能。IP預(yù)驗(yàn)證模塊對(duì)于開發(fā)從ARM和ZSP DSP到視頻編解碼器、3D圖形和2D/3D音響處理器的各種電子消費(fèi)產(chǎn)品器件十分重要，Zevio架構(gòu)使得產(chǎn)品從概念到原型只需要花6個(gè)月。CPU和 DSP內(nèi)核可以選擇ARM7、ARM9或ARM11，MIPS24K、5Kf和4Ke，以及LSI的ZSP200、400、500和600。

　　基本資源包括存儲(chǔ)控制器、總線仲裁器、中斷控制器、實(shí)時(shí)時(shí)鐘、定時(shí)器和看門狗定時(shí)器、I2C 接口、串行UART和一些通用I/O(GPIO)引腳，這些功能占用了多層ARM高性能總線(AHB)。CPU、DSP、A/V核心及相關(guān)片上存儲(chǔ)器直接連接至多層AHB，總線將多層AHB橋接至另外的AHB主控器和ARM外圍總線(APB)，其它外圍從設(shè)備可連接至APB。

　　3D圖形引擎具備可與Sony PlayStation和PlayStation2相媲美的性能水平，它包括獨(dú)立的幾何引擎和光引擎，以及渲染引擎(rendering engine)。3D圖形處理器包括的幾何引擎和渲染引擎只需要30萬(wàn)門，在75MHz運(yùn)行時(shí)，具有每秒1.5M多邊形的峰值性能，采用0.13um工藝，功耗僅為0.25mW/MHz。

　　圖1：Zevio應(yīng)用處理器架構(gòu)框圖。

　　3D音響引擎也很節(jié)省功耗，在同樣的時(shí)鐘速率下功耗不超過(guò)5mW。它包括帶MIDI和sound font支持的64語(yǔ)音合成引擎，以及16種3D語(yǔ)音配置。

　　2D/3D 音響處理器用于有效滿足消費(fèi)產(chǎn)品的音響合成需求。它支持達(dá)48路2D語(yǔ)音和16路3D語(yǔ)音，總共64路語(yǔ)音。音響處理器被設(shè)計(jì)成工作于24MHz，輸出為 44.1kHz 16位PCM取樣。該處理器僅8萬(wàn)門，采用0.13um工藝技術(shù)，功耗低至0.05mW/MHz。

　　Zevio 架構(gòu)包括以下外設(shè)：4個(gè)16位定時(shí)器、1個(gè)32通道中斷控制器、1個(gè)8通道DMA控制器、一個(gè)看門狗定時(shí)器和1個(gè)不需要獨(dú)立電源的實(shí)時(shí)時(shí)鐘。存儲(chǔ)控制器以系統(tǒng)總線頻率的兩倍運(yùn)行，支持低成本16位寬SDRAM接口。先進(jìn)的電源管理單元(PMU)精確控制時(shí)鐘，并將邏輯觸發(fā)減到最少，以降低整個(gè)系統(tǒng)的平均功耗。PMU控制片上功率島(power island)，以減少功耗敏感應(yīng)用的泄漏。

　　Zevio可編程參考板使系統(tǒng)設(shè)計(jì)人員可以在芯片開發(fā)中，在周期精確級(jí)環(huán)境評(píng)估SoC，以進(jìn)行早期軟件開發(fā)，這樣軟件就可馬上用于SoC，大大縮短了產(chǎn)品面市的時(shí)間。

　　LSI Logic不但提供硅IP，還與三個(gè)戰(zhàn)略伙伴合作：Koto Laboratory提供游戲?qū)I(yè)技術(shù)，Access公司提供便攜式瀏覽器技術(shù)和實(shí)時(shí)操作系統(tǒng)，而HI公司提供圖形應(yīng)用編程接口及支持。

　　圖2：一個(gè)基于Zevio架構(gòu)的電子玩具SoC。