數(shù)字化應(yīng)用中的多核DSP

        DSP是對(duì)數(shù)字信號(hào)進(jìn)行高速實(shí)時(shí)處理的專用處理器。

       在當(dāng)今的數(shù)字化的背景下，DSP以其高性能和軟件可編程等特點(diǎn)，已經(jīng)成為電子工業(yè)領(lǐng)域增長(zhǎng)最迅速的產(chǎn)品之一，人們對(duì)其性能、功耗和成本也提出了越來越高的要求，迫使DSP廠商開始在單一矽片上集成更多的處理器內(nèi)核。本文分析了多核DSP必須面臨的挑戰(zhàn)，介紹了一些常見的多核DSP產(chǎn)品。

　　數(shù)字信號(hào)處理器（DSP）是對(duì)數(shù)字信號(hào)進(jìn)行高速實(shí)時(shí)處理的專用處理器。在當(dāng)今的數(shù)字化的背景下，DSP以其高性能和軟件可編程等特點(diǎn)，已經(jīng)成為電子工業(yè)領(lǐng)域增長(zhǎng)最迅速的產(chǎn)品之一。據(jù)市場(chǎng)研究公司In-Stat的最新報(bào)告，全球DSP市場(chǎng)今後將一直保持高速增長(zhǎng)，其中2004年的付運(yùn)量估計(jì)為15億顆，2009年該數(shù)字可望達(dá)到28億顆。其中，浮點(diǎn)DSP的應(yīng)用市場(chǎng)可望從2004年的10億美元增長(zhǎng)到2009年的22億美元。因此，全球DSP市場(chǎng)的前景非常廣闊，DSP已成為數(shù)字通信、智慧控制、消費(fèi)類電子產(chǎn)品等領(lǐng)域的基礎(chǔ)器件，而通信市場(chǎng)2009年的比例可望達(dá)到61%。 

　　Forward Concepts最近公布的DSP/無(wú)線市場(chǎng)報(bào)告指出，Q2/2006 DSP晶片付運(yùn)量較Q1上升了3.3%，達(dá)21億美元。報(bào)告指出，雖然無(wú)線依然主宰著DSP市場(chǎng)72%的份額，其Q2增長(zhǎng)幅度僅有2.8%，而來自汽車和消費(fèi)領(lǐng)域的增長(zhǎng)則分別高達(dá)38.7%和37.2%。數(shù)據(jù)顯示，亞太地區(qū)依然是DSP的主要應(yīng)用市場(chǎng)，而嵌入式DSP則占據(jù)了66%以上的市場(chǎng)份額。             

　                  圖1 DSP市場(chǎng)概況 

　　隨著應(yīng)用領(lǐng)域的擴(kuò)大以及終端產(chǎn)品性能的日益豐富，人們對(duì)DSP系統(tǒng)的性能、功耗和成本提出了越來越高的要求，迫使DSP廠商開始在單一矽片上集成更多的處理器內(nèi)核，於是多核DSP應(yīng)運(yùn)而生。 

       1、多核DSP關(guān)鍵技術(shù) 

　　晶片制造工藝技術(shù)的進(jìn)步和SoC設(shè)計(jì)與驗(yàn)證水準(zhǔn)的提升分別是多核DSP誕生的硬體基礎(chǔ)和軟件基礎(chǔ)。 

      目前，DSP巨頭德州儀器公司（TI）的DSP晶片生產(chǎn)工藝已經(jīng)達(dá)到75nm水準(zhǔn)，能夠在一塊僅有拇指大小的單晶片上集成8個(gè)TMS320DSP內(nèi)核。同時(shí)，多核DSP也離不開SoC設(shè)計(jì)水準(zhǔn)的進(jìn)步。SoC設(shè)計(jì)可以對(duì)整個(gè)系統(tǒng)的模型演算法、軟硬體功能、晶片結(jié)構(gòu)、各電路模塊直至器件的設(shè)計(jì)進(jìn)行綜合考慮，可以在同樣的工藝條件下，實(shí)現(xiàn)更高性能的系統(tǒng)指標(biāo)。 

　　以下介紹多核DSP必須面對(duì)的一些關(guān)鍵技術(shù)∶軟硬體協(xié)同設(shè)計(jì)、軟硬體協(xié)同驗(yàn)證、IP核生成與復(fù)用、高速互連總線、低功耗設(shè)計(jì)等。 

　?。?）低功耗 

       多核DSP帶來了更高的性能，但它相比傳統(tǒng)的單核DSP也帶來了更大的功耗。嵌入式應(yīng)用，例如手機(jī)、數(shù)碼相機(jī)等對(duì)功耗非常敏感。在以前的2G通信時(shí)代，人們習(xí)慣了200小時(shí)待機(jī)時(shí)間的手機(jī)，當(dāng)然很難接受待機(jī)時(shí)間僅僅為一天的3G手機(jī)。因此多核DSP必須解決的第一大技術(shù)難題就是如何有效的降低平均功耗。 

　　從硬體技術(shù)上來看，可以采用動(dòng)態(tài)電源管理技術(shù)，設(shè)置全速、半速、休眠等工作模式，根據(jù)當(dāng)前的任務(wù)強(qiáng)度和功耗監(jiān)測(cè)信息，及時(shí)調(diào)整電壓和頻率，關(guān)閉暫時(shí)不使用的模塊，以降低功耗。另外，根據(jù)特定的應(yīng)用需求，設(shè)置專門的協(xié)處理器，同樣可以減少DSP內(nèi)核的運(yùn)算強(qiáng)度。 

　　從軟件技術(shù)上來看，在編譯指導(dǎo)下的多核DSP低功耗優(yōu)化技術(shù)非常具有潛力。低功耗編譯技術(shù)主要包括編譯指導(dǎo)的動(dòng)態(tài)電壓調(diào)節(jié)、多線程功耗模型下的低功耗編譯調(diào)度等。在操作系統(tǒng)的支持下，通過合理的調(diào)度，使處理器資源與演算法需求相適應(yīng)，例如在DSP核+MCU的模式下，MCU就不應(yīng)該處理DSP的有關(guān)程式。 

　?。?）互連與存儲(chǔ)系統(tǒng) 

      隨著晶片面積的增大，長(zhǎng)線互連延遲和信號(hào)完整性已經(jīng)成為制約晶片主頻的關(guān)鍵因素。當(dāng)片上DSP核較少時(shí)，可用簡(jiǎn)單的總線結(jié)構(gòu)或者Crossbar互連；當(dāng)DSP核較多時(shí)可用二維mesh網(wǎng)絡(luò)、3D Torus等進(jìn)行互連，設(shè)計(jì)者必須在網(wǎng)絡(luò)開銷以及多核之間耦合的程度之間進(jìn)行權(quán)衡，同時(shí)還要注意互連拓?fù)涞目蓴U(kuò)展性。為提高互連性能，應(yīng)該采用高頻、高帶寬的超深亞微米片上互連結(jié)構(gòu)，以便高效地實(shí)現(xiàn)節(jié)點(diǎn)間通信。 

       針對(duì)數(shù)據(jù)密集型的應(yīng)用，多核DSP必須解決存儲(chǔ)系統(tǒng)的效率問題。為此，必須要解決一系列關(guān)鍵技術(shù)，例如應(yīng)該設(shè)計(jì)多大的片內(nèi)存儲(chǔ)器？數(shù)據(jù)的共用和通信在存儲(chǔ)層次的哪一級(jí)來完成？Cache一致性在哪一級(jí)實(shí)現(xiàn)更合理？是通過片內(nèi)共用存儲(chǔ)器還是高速總線進(jìn)行多核之間的通信？存儲(chǔ)結(jié)構(gòu)如何支持多線程的應(yīng)用？ 

　?。?）編譯技術(shù)與操作系統(tǒng) 

      多核DSP能否發(fā)揮最高的性能，在很大程度上取決於編譯優(yōu)化和嵌入式操作系統(tǒng)的有力支持。例如，多核DSP對(duì)多線程程式能夠提供較高的性能，但是對(duì)于單線程應(yīng)用的性能反而不高，甚至比單核DSP的性能還要低。 

      采用硬體動(dòng)態(tài)提取線程是一種方法，但編譯器更要擔(dān)負(fù)起自動(dòng)并行化的工作，即將串列程式自動(dòng)地轉(zhuǎn)換為等價(jià)的多線程并行代碼，使用戶不關(guān)心疊代空間劃分、數(shù)據(jù)共用、線程調(diào)度和同步等細(xì)節(jié)，減輕用戶負(fù)擔(dān)。 更重要的是多線程優(yōu)化編譯技術(shù)，包括線程并發(fā)機(jī)制的實(shí)現(xiàn)、線程調(diào)度、線程級(jí)前瞻執(zhí)行等技術(shù)。

　　多核之間的任務(wù)調(diào)度是充分利用多處理器性能的關(guān)鍵。為滿足實(shí)時(shí)處理的要求，均衡各處理器負(fù)載，需要研究的任務(wù)調(diào)度機(jī)制有分散式實(shí)時(shí)任務(wù)調(diào)度演算法、動(dòng)態(tài)任務(wù)遷移技術(shù)等。已有的幾種嵌入式操作系統(tǒng)，例如μcLinux、PalmOS、WinCE等，都還無(wú)法有效地支持多核處理器。嵌入式多核操作系統(tǒng)的研究任重而道遠(yuǎn)。 

　?。?）應(yīng)用開發(fā)環(huán)境 

　　嵌入式應(yīng)用的特點(diǎn)決定了開發(fā)人員必須能夠在很短的時(shí)間內(nèi)推出能夠?yàn)槭袌?chǎng)所接受的應(yīng)用系統(tǒng)。為此，多核DSP供應(yīng)商必須為用戶提供簡(jiǎn)便易用的開發(fā)、調(diào)試環(huán)境。但是面向多核處理器的編程環(huán)境始終是不成熟的，并行程式開發(fā)技術(shù)一直難以普及。 

　　為此，我們可以借鑒多核通用微處理器的編程模式，即消息傳遞程式設(shè)計(jì)模式MPI和基於編譯指導(dǎo)命令的程式設(shè)計(jì)模式OpenMP。但是，最終的發(fā)展趨勢(shì)還將是集成化的VSP（Virtual Single Processor，虛擬單處理器模型）開發(fā)環(huán)境，在這一環(huán)境下用戶能夠像開發(fā)單處理器程式一樣去開發(fā)多核應(yīng)用系統(tǒng)，在同一平臺(tái)上完成編程、調(diào)試、編譯優(yōu)化和連機(jī)測(cè)試的過程。 

　　例如，Cradle公司在推出CT3600系列多核DSP的同時(shí)，還推出了相應(yīng)的多核開發(fā)工具，包括ANSI C編譯器、針對(duì)DSP進(jìn)行了時(shí)序優(yōu)化的Cradle C語(yǔ)言、eCOS實(shí)時(shí)操作系統(tǒng)、INSPECTORTM代碼開發(fā)與調(diào)試器和RDS3600硬體開發(fā)平臺(tái)等，從而為用戶提供了一攬子的解決方案。 

　　2、多核DSP的應(yīng)用 

　?。?）3G移動(dòng)通信 

　　多核DSP最重要的應(yīng)用領(lǐng)域之一就是3G數(shù)字移動(dòng)通信。其中包括基站和移動(dòng)終端兩方面的應(yīng)用?；舅褂玫腄SP更注重高性能，對(duì)成本和功耗不是非常敏感。而移動(dòng)終端要面向具體的用戶，設(shè)計(jì)時(shí)必須在功能、功耗、體積、價(jià)格等方面進(jìn)行綜合考慮，因此移動(dòng)終端對(duì)DSP處理器的要求更加苛刻。 

　　2G數(shù)字蜂窩電話的核心處理器都是基於雙處理器結(jié)構(gòu)的，即包含1個(gè)DSP和1個(gè)RISC微控制器（MCU）。DSP用來實(shí)現(xiàn)通信協(xié)議棧中物理層協(xié)議的功能；而MCU則用來支援用戶操作介面，并實(shí)現(xiàn)上層通信協(xié)議的各項(xiàng)功能。 

　　3G數(shù)字移動(dòng)通信標(biāo)準(zhǔn)增加了通信帶寬，并更加強(qiáng)調(diào)高級(jí)數(shù)據(jù)應(yīng)用，例如可視電話、GPS定位、MPEG4播放等。這就對(duì)核心處理器的性能提出了更高的要求，即能夠同時(shí)支持3G移動(dòng)通信和數(shù)據(jù)應(yīng)用。在現(xiàn)代化的3G系統(tǒng)中，對(duì)處理速度的要求大概要超過60-130億次每秒運(yùn)算。如果用現(xiàn)有的DSP，需要20-80片低功耗DSP晶片才能滿足要求。因此，承擔(dān)這一重任的多核DSP處理器晶片必須在功耗增長(zhǎng)不大的前提下大幅度提高性能，并且要具備強(qiáng)大的多任務(wù)實(shí)時(shí)處理能力。多核DSP在嵌入式操作系統(tǒng)的實(shí)時(shí)調(diào)度下，能夠?qū)⒍鄠€(gè)任務(wù)劃分到各個(gè)內(nèi)核，大大提高了運(yùn)算速度和實(shí)時(shí)處理性能。這些特點(diǎn)將使3G手機(jī)能夠同時(shí)支援實(shí)時(shí)通信和用戶互動(dòng)式多媒體應(yīng)用，支援用戶下載各種應(yīng)用程式。圖2給出了一種3G通信多核DSP處理器的架構(gòu)。 

?。?）數(shù)字消費(fèi)類電子 

       DSP是數(shù)字消費(fèi)類電子產(chǎn)品中的關(guān)鍵器件，這類產(chǎn)品的更新?lián)Q代非?？欤瑢?duì)核心DSP的性能追求也無(wú)越來越苛刻。 

　　由於DSP的廣泛應(yīng)用，數(shù)字音響設(shè)備得以飛速發(fā)展，帶數(shù)碼控制功能的多通道、高保真音響逐漸進(jìn)入人們的生活。此外，DSP在音效處理領(lǐng)域也得到廣泛采用，例如多媒體音效卡。在語(yǔ)音識(shí)別領(lǐng)域，DSP也大有用武之地。Motorola公司等廠商正在開發(fā)基於DS 
P的語(yǔ)音識(shí)別系統(tǒng)。 

　　數(shù)字視頻產(chǎn)品也大量采用高性能DSP。例如數(shù)碼攝像機(jī)，已經(jīng)能夠?qū)崟r(shí)地對(duì)圖像進(jìn)行MPEG4壓縮并存儲(chǔ)到隨機(jī)的微型硬盤甚至DVD光碟上。此外，多核DSP還應(yīng)用在視頻監(jiān)控領(lǐng)域。這類應(yīng)用往往要求具有將高速、實(shí)時(shí)產(chǎn)生的多路視頻數(shù)字信號(hào)進(jìn)行壓縮、傳輸、存儲(chǔ)、重播和分析的功能，其核心的工作就是完成大數(shù)據(jù)量、大計(jì)算量的數(shù)字視頻/音頻的壓縮編碼處理。 

　?。?）智慧控制設(shè)備 

       汽車電子設(shè)備是這一領(lǐng)域的重要市場(chǎng)之一?，F(xiàn)代駕乘人員對(duì)汽車的安全性、舒適性和娛樂性等要求越來越高。多核的DSP也將逐漸進(jìn)軍這一領(lǐng)域。例如在主動(dòng)防御式安全系統(tǒng)中，ACC（自動(dòng)定速巡航）、LDP（車線偏離防止）、智慧氣囊、故障檢測(cè)、免提語(yǔ)音識(shí)別、車輛資訊記錄等都需要多個(gè)DSP各司其職，對(duì)來自各個(gè)傳感器的數(shù)據(jù)進(jìn)行實(shí)時(shí)處理，及時(shí)糾正車輛行駛狀態(tài)，記錄行駛信息。  

　　3、主流多核DSP介紹 

　?。?）同構(gòu)多核DSP 

      這類多核DSP內(nèi)部集成了若干個(gè)結(jié)構(gòu)對(duì)等的DSP核，不存在其他處理器核。 

　　A、AD公司Blackfin系列 

　　AD公司Blackfin系列采用雙Blackfin內(nèi)核（每個(gè)內(nèi)核性能高達(dá)756MHz/1512 MMAC，總和達(dá)到3024 MMAC），適用於要求苛刻的數(shù)字成像和消費(fèi)類多媒體應(yīng)用；其328KByte的大片上存儲(chǔ)器可以用作每個(gè)內(nèi)核單獨(dú)的L1存儲(chǔ)器系統(tǒng)，以及共用的L2存儲(chǔ)器空間。                

　                                 圖3 Blackfin系列雙核DSP功能圖 

　　該處理器采用類RISC的寄存器和指令模式，易於編程和編譯優(yōu)化，同時(shí)具有先進(jìn)的跟蹤、調(diào)試和性能監(jiān)測(cè)方式。Blackfin內(nèi)核采用動(dòng)態(tài)功耗管理技術(shù)，可以改變電壓和頻率，從而為便攜式應(yīng)用提供更長(zhǎng)的待機(jī)時(shí)間，面向應(yīng)用的外設(shè)提供了與多種音頻/視頻轉(zhuǎn)換器和通用ADC/DAC的無(wú)縫連接。 

　　Blackfin系列的主要應(yīng)用包括∶數(shù)碼相機(jī)、數(shù)碼攝像機(jī)、便攜式媒體播放機(jī)、數(shù)字視頻錄像機(jī)、機(jī)頂盒、消費(fèi)類多媒體、汽車可視系統(tǒng)、寬帶無(wú)線系統(tǒng)。 

　　B、TI公司TMS320VC5441 

       TI公司的TMS320VC5441浮點(diǎn)DSP內(nèi)部集成了4個(gè)C54x核，每個(gè)核具有192KB的局部存儲(chǔ)器、3個(gè)多通道緩沖串口、DMA、定時(shí)器等部件。每個(gè)子系統(tǒng)都具有獨(dú)立的程式和數(shù)據(jù)空間，可以同時(shí)訪問指令和數(shù)據(jù)。該DSP采用了很多并行訪存指令，可以在一拍內(nèi)完成2讀1寫操作，從而大大提高了并行性。片內(nèi)共用512KB的程式存儲(chǔ)器。

      圖4給出了該DSP的組成結(jié)構(gòu)。 

                                    圖4 TMS320VC5441功能圖 

　　C、飛思卡爾MSC8144 

　　飛思卡爾半導(dǎo)體第三代多核DSP——MSC8144基於下一代SC3400 StarCore技術(shù)。這款DSP面向下一代有線和無(wú)線基礎(chǔ)設(shè)施應(yīng)用，提供語(yǔ)音、視頻和數(shù)據(jù)服務(wù)，并帶來領(lǐng)先的性能和低系統(tǒng)成本以及顯著提高的通道密度。 

                                      圖5飛思卡爾MSC8144功能圖 

　　MSC8144將4個(gè)頻率為1GHz的StarCore DSP內(nèi)核相集成，提供業(yè)界最高的千兆赫茲級(jí)性能，相當(dāng)於1個(gè)4GHz單核DSP。它在單個(gè)產(chǎn)品中集成業(yè)界最高的10.5MB嵌入式存儲(chǔ)器，實(shí)際上降低了對(duì)附加外部存儲(chǔ)器的需求，同時(shí)保持具有競(jìng)爭(zhēng)力的成本和每通道功耗。 

       MSC8144 DSP基於具有更深流水線的增強(qiáng)型SC3400 DSP內(nèi)核，該內(nèi)核能夠提供很高的時(shí)鐘速率，并增加了新的單指令多數(shù)據(jù)（SIMD）指令，提供精確的異常和分支預(yù)測(cè)。SC3400內(nèi)核還支持適用於維特比（Viterbi）和視頻演算法的經(jīng)過改進(jìn)的專用指令，每個(gè)內(nèi)核周圍都有高效的16KB指令緩存、32KB數(shù)據(jù)緩存，以及用於存儲(chǔ)和任務(wù)保護(hù)的MMU（存儲(chǔ)管理單元），使用戶能夠開發(fā)強(qiáng)大的軟件。

　　飛思卡爾的CodeWarrior集成開發(fā)環(huán)境（IDE）包括高級(jí)優(yōu)化C/C++編譯程式、整合工具、周期和指令精確模擬器、設(shè)備驅(qū)動(dòng)和操作系統(tǒng)。該工具箱還帶有一整套硬體開發(fā)平臺(tái)和參考板設(shè)計(jì)。同時(shí)，OEM還可以注冊(cè)購(gòu)買飛思卡爾及其第三方生態(tài)系統(tǒng)合作夥伴的優(yōu)化多媒體編解碼器和軟件框架。

　　MSC8144 DSP的主要特性包括∶2個(gè)千兆乙太網(wǎng)介面，支援SGMII和RGMII，另外還有16位元UTOPIA介面，支援ATM；QUICC Engine技術(shù)實(shí)施了雙RISC內(nèi)核，可以降低DSP內(nèi)核的通信任務(wù)負(fù)荷，從而增強(qiáng)整體系統(tǒng)性能；4X/1X Serial RapidIO介面，提供高吞吐量和強(qiáng)大數(shù)據(jù)包傳輸；2048 TDM DS-0通道，處理與PSTN網(wǎng)絡(luò)的連接；10.5M內(nèi)部存儲(chǔ)器，提供業(yè)界最大的嵌入式存儲(chǔ)器；高級(jí)DDR-I/II控制器，提供連接高速行業(yè)標(biāo)準(zhǔn)存儲(chǔ)器的介面；66MHz的32位元PCI總線介面，提供更多的高速連接。 

　　在有線基礎(chǔ)設(shè)施應(yīng)用方面，MSC8144提供了運(yùn)營(yíng)商級(jí)中繼、企業(yè)VoIP媒體網(wǎng)關(guān)、視頻會(huì)議服務(wù)器等眾多應(yīng)用的DSP解決方案。另外，MSC8144提供的無(wú)線應(yīng)用包括∶無(wú)線語(yǔ)音代碼轉(zhuǎn)碼，IP多媒體子系統(tǒng)（IMS）網(wǎng)關(guān)，視頻多點(diǎn)會(huì)議，3G、Super 3G和WiMax基站的基帶卡以及無(wú)線網(wǎng)絡(luò)控制器（RNC）中的第2層處理。 

　?。?）異構(gòu)多核DSP 

　　異構(gòu)多核DSP是最常見的一類多核DSP，其中既包含DSP核，又包含用於控制的MCU（微控制器）核，從而充分發(fā)揮DSP的處理速度和MCU的控制功能。 　　

       單晶片并行MIMD（多指令多數(shù)據(jù)）DSP。其中集成了一個(gè)性能為100MFLOPS的32位RISC浮點(diǎn)CPU核、4個(gè)32位并行處理DSP、一個(gè)傳輸控制器（TC）、一個(gè)視頻控制器（VC）。所有的處理器通過Crossbar進(jìn)行耦合，共用50KB的片上RAM，每秒可以完成20億次運(yùn)算。該處理器主要面向軍用領(lǐng)域。 

　　這類DSP的典型代表。圖6給出了最新推出的OMAP2420的組成結(jié)構(gòu)。該處理器采用90nm工藝，集成了主頻為330MHz的ARM1136核、TMS320C55x DSP核、2D/3D圖形加速器、圖像與視頻加速器、共用存儲(chǔ)控制器/DMA等，能夠?qū)崿F(xiàn)30幀每秒VGA解析度的全動(dòng)態(tài)視頻編解碼。 

        
                            圖6 TI公司OMAP處理器的硬體結(jié)構(gòu) 

　　B、Cradle公司CT3616 

　　DSP領(lǐng)域的後起之秀，其高性能CT3616處理器內(nèi)部集成了16個(gè)DSP核與8個(gè)GPP（通用處理器）核，主頻375MHz，能夠進(jìn)行16路MPEG4 SP@L3實(shí)時(shí)編碼，最高DSP性能達(dá)到96G MAC運(yùn)算?？删幊蘄/O是該處理器的另外一大特色，共有144個(gè)可編程的I/O引腳，允許用戶自定義介面。該處理器集成的DDR DRAM介面可以掛接333MHz的DDR存儲(chǔ)器。全晶片的功耗僅僅為4.5W，可以應(yīng)用於音頻/視頻編碼、多路監(jiān)控、系統(tǒng)控制等領(lǐng)域。 

　　C、瑞薩半導(dǎo)體SuperH系列 

　　瑞薩科技SuperH系列集成了32位元SH-2A CPU核心的DSP產(chǎn)品可用於工業(yè)、辦公自動(dòng)化和消費(fèi)電子應(yīng)用的設(shè)備控制。由於SH-2A CPU核心與SH-2保持指令的向上相容性，可提供更高的處理性能和ROM編碼效率，可以滿足市場(chǎng)對(duì)更高性能的需求。

                                圖7 瑞薩科技SH-2A核心架構(gòu) 

　　其中，最近發(fā)布的帶有片上閃存的SH7211F集成了可提供卓越實(shí)時(shí)控制能力的高性能SH-2A CPU核心，在160MHz運(yùn)行條件下可以實(shí)現(xiàn)大約320 MIPS（每秒百萬(wàn)指令）的高處理性能。與SH-2 CPU核心相比，在同樣的工作頻率下其處理性能大約提高了1.5倍，與運(yùn)行於80MHz最高工作頻率的SH-2產(chǎn)品相比，性能大約提高了3倍。其指令集的向上相容性保證了可使用現(xiàn)有的程式，同時(shí)可以提高大約25%的ROM編碼效率，并可減少存儲(chǔ)程式的存儲(chǔ)器容量。 

　　SH-2A CPU核心在實(shí)時(shí)能力也有所改進(jìn)。15個(gè)寄存器組專門用於CPU的中斷，中斷處理的反應(yīng)周期已從SH-2的37個(gè)周期減少到SH-2A的6個(gè)周期。由於更高的工作頻率和更短的反應(yīng)周期，在160MHz工作條件下運(yùn)行的SH-2A的程式開始反應(yīng)時(shí)間的中斷信號(hào)已減少到在80 MHz條件下運(yùn)行的SH-2反應(yīng)時(shí)間的大約1/12。這樣，就可以在中斷事件發(fā)生時(shí)，實(shí)現(xiàn)快速的程式切換，從而提供高質(zhì)量的實(shí)時(shí)控制。 

       SH7211F還包括了適用於諸如AC伺服系統(tǒng)和變頻器等強(qiáng)調(diào)實(shí)時(shí)控制能力的高檔工業(yè)設(shè)備的各種外設(shè)功能。這些功能是具有3相PWM（脈沖寬度調(diào)制）輸出能力的、8個(gè)12個(gè)位A/D轉(zhuǎn)換器通道，以及2個(gè)8位D/A轉(zhuǎn)換器通道變頻設(shè)備使用的MTU2和MTU2S電機(jī)控制應(yīng)用的理想選擇。其通信功能包括有助於外圍設(shè)備通信的I2C總線介面通道和具有16級(jí)FIFO的4通道串列通信介面。外部數(shù)據(jù)總線能夠支持閃存ROM、SRAM、SDRAM、突發(fā)ROM、多工I/O，這些都可以通過總線狀態(tài)控制器進(jìn)行設(shè)置，使各種存儲(chǔ)器能夠進(jìn)行直接連接而無(wú)須使用外部元件。 

　　D、picoChip公司picoArray多重核心處理器 

　　picoChip針對(duì)新一代無(wú)線系統(tǒng)的picoArray多重核心處理器陣列元件——PC202、PC203及PC205為高整合度、高效能、低成本之DSP。三款元件均內(nèi)建約200個(gè)以上的處理器，提供超過100GIPs與25GMACs的運(yùn)算效能，大幅領(lǐng)先舊有的單核心DSP。  
                  

                     圖8 picoArray多重核心處理器陣列元件原理 

　　其中，PC202與205亦內(nèi)建一個(gè)性能強(qiáng)悍的ARM9處理器。所有新產(chǎn)品均采用標(biāo)準(zhǔn)C語(yǔ)言或組譯語(yǔ)言撰寫程式碼，讓客戶能利用其開發(fā)完整的軟體無(wú)線電系統(tǒng)，此外并針對(duì)WiMAX(16d與16e)以及WCDMA(包括HSDPA，并能升級(jí)至HSUPA)提供完整的參考設(shè)計(jì)方案。 

        PC202內(nèi)建198個(gè)數(shù)位訊號(hào)處理器，以及一個(gè)負(fù)責(zé)控制與MAC功能的ARM 926EJ-S處理器，以鎖定各種追求低成本的應(yīng)用，例如WiMAX客戶端系統(tǒng)與存取設(shè)備、以及WCDMA毫微微蜂巢式(家用基地臺(tái))設(shè)備。 

　　PC203內(nèi)含248個(gè)處理器，系專為基地臺(tái)(BS)應(yīng)用所設(shè)計(jì)，能協(xié)助業(yè)者開發(fā)出支援各種熱門無(wú)線通訊協(xié)定的產(chǎn)品，例如WiMAX與HSDPA/HSUPA，包括支援如MIMO與波束成型等先進(jìn)演算法，C203尚能搭配外部控制處理器或網(wǎng)路處理器，開發(fā)出大型基地臺(tái)產(chǎn)品。 

　　此三款晶片均內(nèi)建加密引擎，針對(duì)高速傅立葉轉(zhuǎn)換/反向高速傅立葉轉(zhuǎn)換、Viterbi、以及渦輪高速解碼器(包括符合16e規(guī)格的CTC)，此功能完全整合至picoChip的互連架構(gòu)與開發(fā)環(huán)境，讓業(yè)者能輕易進(jìn)行編程、整合、以及驗(yàn)證。 

　　另外，每個(gè)處理器均為功能完備的DSP，內(nèi)含16x16乘數(shù)器與40位元累加器、內(nèi)部指令與資料記憶體，采用一套改良式三路超長(zhǎng)指令字元(LIW)架構(gòu)，此意味著處理器可執(zhí)行乘數(shù)-累加(MAC)指令，每個(gè)周期最多可處理三個(gè)其他指令。PC203與PC205內(nèi)含的248個(gè)處理器，運(yùn)作時(shí)脈達(dá)160MHz，即使在針對(duì)如Turbo與Viterbi解碼與加密作業(yè)時(shí)，亦能達(dá)到約160 GIPS的無(wú)線通訊加速效能。 

　　（3）DSP核+協(xié)處理器 

　　這類DSP一般針對(duì)某一類應(yīng)用集成專用的協(xié)處理器，從而對(duì)DSP實(shí)現(xiàn)演算法加速。TI的研究表明，對(duì)於像MPEG4編解碼這樣的任務(wù)，使用協(xié)處理器可以降低50%的DSP負(fù)荷，從而平衡系統(tǒng)功耗。 

　　該DSP除了包含一個(gè)功能強(qiáng)大的C64x DSP核之外，還集成了一個(gè)維特比協(xié)處理器（VCP）和一個(gè)Turbo解碼協(xié)處理器。其中維特比協(xié)處理器用於語(yǔ)音和低碼率數(shù)據(jù)通道解碼，支持500個(gè)8Kb/s碼率的語(yǔ)音通道，并且可以對(duì)強(qiáng)制長(zhǎng)度、碼率和幀長(zhǎng)度等解碼參數(shù)進(jìn)行編程。Turbo協(xié)處理器用於高碼率數(shù)據(jù)通道的解碼，支持35個(gè)384Kb/s碼率的數(shù)據(jù)通道。 

　　B、飛思卡爾MSC8126 

　　飛思卡爾半導(dǎo)體公司的MSC8126也是一個(gè)集成了協(xié)處理器的多核DSP。該DSP集成了4顆StarCore DSP核、一個(gè)Turbo協(xié)處理器、一個(gè)維特比協(xié)處理器、UART介面、4個(gè)TDM串列介面、32個(gè)通用定時(shí)器、乙太網(wǎng)介面

                                 圖9飛思卡爾MSC8126內(nèi)部功能 
　　

      該DSP在最先進(jìn)的90nm工藝下生產(chǎn)，在400MHz主頻下，其4個(gè)擴(kuò)展內(nèi)核可以達(dá)到最高每秒6400MMAC(百萬(wàn)次乘加操作)的性能。除了每個(gè)DSP核內(nèi)包含228KB的M1存儲(chǔ)器之外，片內(nèi)還集成了476KB的共用M2存儲(chǔ)器。支援可變長(zhǎng)指令 
是該DSP的另外一個(gè)特點(diǎn)。

　　4、DSP展望

　　Forward Concepts的Will Strauss表示∶DSP技術(shù)的演繹趨勢(shì)是多重核心處理器。未來10年，全球DSP產(chǎn)品將向著高性能、低功耗、加強(qiáng)融合和拓展多種應(yīng)用發(fā)展，DSP晶片將越來越多地滲透到各種電子產(chǎn)品當(dāng)中，成為各種電子產(chǎn)品尤其是通信類電子產(chǎn)品的技術(shù)核心，將會(huì)越來越受到業(yè)界的青睞。

　　據(jù)TI預(yù)測(cè)，到2010年，DSP晶片的集成度將會(huì)增加11倍，在單個(gè)晶片內(nèi)將能集成5億蘋晶體管。目前DSP的生產(chǎn)工藝已開始從0.35mm轉(zhuǎn)向0.25mm、0.18mm，預(yù)計(jì)到2005年，DSP晶片的工藝將達(dá)到0.075mm的更高水準(zhǔn)，屆時(shí)，將能夠在一塊僅有拇指大小的單個(gè)晶片上集成8個(gè)DSP內(nèi)核?！　?/p>