事半功倍的MIPS架構(gòu)

——

作者：Tom Riordan 時(shí)間：2005-09-04 來(lái)源：EDN電子設(shè)計(jì)技術(shù)

加入技術(shù)交流群
- 掃碼加入
  和技術(shù)大咖面對(duì)面交流
  海量資料庫(kù)查詢

事半功倍的MIPS架構(gòu)

Intel近期宣布的兩條消息應(yīng)當(dāng)引起微處理器用戶的高度重視。
　　首先，Intel宣布將不再把時(shí)鐘頻率或者G赫茲作為微處理器的宣傳重點(diǎn)。由于Intel的這整套營(yíng)銷戰(zhàn)略已經(jīng)基本上維持了十余年，因此這種轉(zhuǎn)變需要我們?cè)敿?xì)審視。就Intel自身而言，人們可能認(rèn)為這僅僅是該公司對(duì)已經(jīng)陳舊的市場(chǎng)戰(zhàn)略進(jìn)行的一次轉(zhuǎn)移而已。但是，Intel宣布的第二條新聞，即擱置下一代高頻處理器并轉(zhuǎn)而發(fā)展同一裸片下的一對(duì)較低頻率處理器，則暗示了這不僅是出于營(yíng)銷戰(zhàn)略的考慮，而是微處理器領(lǐng)域已經(jīng)出現(xiàn)重大轉(zhuǎn)變的信號(hào)。這一轉(zhuǎn)變是什么？原因何在？有何暗示？
　　在80年代中期，基于MIPS的RISC開發(fā)商均表示，通過(guò)微處理器流水線操作可以獲得巨大的性能增益。早期的RISC處理器在本質(zhì)上更為簡(jiǎn)單，因此管線作業(yè)非常容易實(shí)現(xiàn)。為應(yīng)對(duì)RISC的威脅，Intel最終通過(guò)將其CISC架構(gòu)分割為指令預(yù)處理器，從而把CISC指令劃分為RISC指令，隨后劃分為一個(gè)RISC執(zhí)行單元。一旦分割完成之后，Intel將此后整整10年的時(shí)間用于把管線分成更多的段，直到最終到達(dá)目前20段管線操作的奔騰4系列--這是最初MIPS微處理器的管線操作段數(shù)（5段）的4倍。
　　現(xiàn)在人們通常會(huì)發(fā)現(xiàn)，一個(gè)已知的好主意可能要經(jīng)過(guò)50%到100%的逐漸"完善"而仍能獲得不錯(cuò)的結(jié)果；例如，一個(gè)分成7到10段管線操作的處理器仍能分別具有不錯(cuò)甚至相當(dāng)高的效率。然而，當(dāng)管線操作發(fā)展成類似冷戰(zhàn)時(shí)期核軍備競(jìng)賽的情形時(shí)，其優(yōu)勢(shì)就消失殆盡。能恰如其分地描述軍備競(jìng)賽的縮寫是MAD，或稱為"同歸于盡（Mutually Assured Destruction）"。對(duì)于Intel 和Microsoft來(lái)說(shuō)，如果做一些微小的文字替換，它就變成了同樣恰當(dāng)?shù)孛枋鯬C軍備競(jìng)賽的縮寫 -"同賺大錢（Mutually Assured Dollars）"：即Intel借由不斷提高處理器性能來(lái)不斷提高價(jià)格，而Microsoft則不斷提供越來(lái)越龐大的軟件來(lái)消耗這些性能。
　　但是，將管線操作不斷推進(jìn)從而使功率/性能成倍增長(zhǎng)并不是Intel 單向營(yíng)銷戰(zhàn)略中唯一取消的一部分。連喬丹

新聞中心

事半功倍的MIPS架構(gòu)

評(píng)論

相關(guān)推薦

技術(shù)專區(qū)