系統(tǒng)設(shè)備低功耗設(shè)計(jì)的4個(gè)層次

　　系統(tǒng)級(jí)設(shè)備往往是能耗的最終反映。在考慮功耗降低時(shí)，往往需要從四個(gè)層次來考慮。在近日舊金山舉行的Electronic Summit2008上，Cadence公司低功耗市場行銷總監(jiān)Mohit Bhatnagar舉例了數(shù)據(jù)中心設(shè)備的低功耗考慮。

　　第一是服務(wù)器中心，即綠色電網(wǎng)的問題，如果你采用相同的IC、工藝、軟件，你能讓設(shè)計(jì)出的數(shù)據(jù)中心的功耗更低嗎？數(shù)據(jù)分析表明，考察一個(gè)數(shù)據(jù)中心時(shí)，45％的功耗出現(xiàn)在服務(wù)器元件上，諸如存儲(chǔ)器或CPU；另外的45％則是用于冷卻它們。因此，其中90％的功耗是半導(dǎo)體集成電路的人應(yīng)該著力的。

　　第二個(gè)方面則是系統(tǒng)和軟件。這里的系統(tǒng)的層次要高于SoC領(lǐng)域所說的系統(tǒng)，軟件也并非嵌入式層次的軟件。例如，以數(shù)據(jù)中心中的數(shù)據(jù)檢索為例，這一過程是否是智能化的？它能否把特定的一些硬盤關(guān)閉，以節(jié)能？可以想見，這將能大大節(jié)約能量。

　　第三是工藝方面?，F(xiàn)在需要通過基礎(chǔ)性的工藝進(jìn)步來降低功耗。去年，Intel和IBM的工作也證明了工藝上的革新的必要性。這種變革必然發(fā)生，就像1980年代中期的雙極盛行一時(shí)，后來CMOS的功耗特性與之相比要好10倍，在過去的15～20年中，我們已經(jīng)設(shè)法讓CMOS的功率耗散密度特性趕上了雙極的水平。但是現(xiàn)在，業(yè)界似乎又處于停滯不前的狀態(tài)了，人們呼喚硅技術(shù)方面基礎(chǔ)性的改進(jìn)產(chǎn)品。

　　第四個(gè)方面是SoC設(shè)計(jì)。其中SoC是重中之重。因?yàn)槊吭诜?wù)器上節(jié)約1W，你可以考察一下AC－DC、DC－DC變換中出現(xiàn)的損耗、冷卻，則總的系統(tǒng)能量的節(jié)約可以達(dá)到2.73W的水平。因此，SoC可以帶來將近3倍的功耗降低。