如何實現(xiàn)零缺陷的汽車元件設計生產(chǎn)

　　AEC-Q001規(guī)范中提出了所謂的參數(shù)零件平均測試（Parametric Part Average Testing, PPAT）方法。PPAT 是用來檢測外緣（Outliers）半導體組件異常特性的統(tǒng)計方法，用以將異常組件從所有產(chǎn)品中剔除。

　　PPAT可分為靜態(tài)PAT（Static PAT）、動態(tài)PAT（Dynamic PAT）和地域性PAT（Geographic PAT），所謂的地域性PAT，即是為所有在晶圓上的裸晶加入鄰近性權(quán)重（Proximity Weighting），因此一些被不良裸晶包圍或鄰近的良好裸晶，也可能會被移除。

                           圖一　PPAT示意圖

　　一般AEC-Q001只要求通過靜態(tài)PAT測試。不過，為了達到更高的質(zhì)量，ST的汽車等級認證要求同時做到靜態(tài)、動態(tài)及地域性PAT標準。此外，ST的地域性PAT還采用可重復性類型偵測（Repeatable pattern detection）和混合式分析（Composite Analysis）來提升管控質(zhì)量。通過PPAT，在測試限制外的裸晶會被刪除，即使這些裸晶能符合特性要求。這樣既避免潛在風險，又能在供貨商的階段即可改善組件的質(zhì)量和可靠性。

                         圖二　GPAT示意圖

　　3. AEC-Q002

　　AEC-Q002基于統(tǒng)計原理，屬于統(tǒng)計式良品率分析的指導原則。AEC-Q002的統(tǒng)計性良品率分析（Statistical Yield Analysis, SYA）分為統(tǒng)計性良品率限制（Statistical Yield Limit, SYL）和統(tǒng)計箱限制（Statistical Bin Limit, SBL）兩種。以SBL來說，它在電性晶圓測試（Eletrical Wafer Sort, EWS）的階段放置特殊的監(jiān)控功能于BIN上，各個區(qū)域會被取樣和分析。這些方法通過對關(guān)鍵性測試參數(shù) / BIN的量測來建立一套分析和控制生產(chǎn)變量的系統(tǒng)，可用來檢測出異常的材料區(qū)域，保證最終產(chǎn)品的質(zhì)量和可靠性。

                                     圖三　SBL示意圖

　　所有新組件或技術(shù)在制造程序前后的不同階段都可進行統(tǒng)計分析，同時也能在晶圓測試（Wafer Probe）及封裝最后測試的階段被用來進行電子參數(shù)測試。AEC-Q002為組件制造商提供使用統(tǒng)計技巧來檢測和移除異常芯片組件的方法，讓制造商能在晶圓及裸晶的階段就能及早發(fā)現(xiàn)錯誤并將之剔除。

　　4. AEC-Q003

　　產(chǎn)品及制程的特性表現(xiàn)對于開發(fā)新的芯片或?qū)ΜF(xiàn)有的芯片進行調(diào)整相當重要。無論是位于制程邊緣所產(chǎn)生的特性化零件，或特別選出的極端參數(shù)值，都可以被應用來確定敏感性的制程范圍。

　　供貨商可以改變或嚴格處理這部分的制程，或在測試階段將這部分的產(chǎn)品移除。當新的組件中涉及新的設計技術(shù)及制程時，就會在晶圓測試或最后測試階段進行特性化的操作。同過確定電性及制程參數(shù)和表現(xiàn)的限制，可以建立此產(chǎn)品的功能與參數(shù)表現(xiàn)特性，供貨商也就能夠明確能被妥善控制的制程區(qū)域（Sweet Spot）。

　　AEC-Q003是針對芯片產(chǎn)品的電性表現(xiàn)所提出的特性化（Characterization）指導原則，其用來生成產(chǎn)品、制程或封裝的規(guī)格與數(shù)據(jù)表，目的在于收集組件、制程的數(shù)據(jù)并進行分析，以了解此組件與制程的屬性、表現(xiàn)和限制，和檢查這些組件或設備的溫度、電壓、頻率等參數(shù)特性表現(xiàn)。