新聞中心

EEPW首頁 > 嵌入式系統(tǒng) > 設計應用 > SVPWM信號發(fā)生器的VHDL實現(xiàn)

SVPWM信號發(fā)生器的VHDL實現(xiàn)

作者:吳晨光 時間:2008-05-20 來源:電子開發(fā)網(wǎng) 收藏

  近年來,(空間矢量脈寬調制)控制領域得到了廣泛應用。

本文引用地址:http://m.butianyuan.cn/article/82816.htm

  但是使用單核心的控制方法仍然存在一些缺陷:基于軟件的:在實現(xiàn)觸發(fā)信號時需要較長的時鐘周期;微處理器中不確定的中斷響應會導致PWM脈沖的相位抖動。針對以上問題,本文提出了一種利用FPGA實現(xiàn)的,系統(tǒng)結構如圖1所示。作為DSP的外圍接口電路,該能夠屏蔽DSP內(nèi)部錯誤中斷對輸入時間信號的影響,保證輸出完整的SVPWM觸發(fā)信號波形,其三相并行處理結構還能夠有效提升系統(tǒng)的動態(tài)響應速度。

       

  SVPWM簡介

  SVPWM的主要思想在于利用逆變器空間電壓矢量的切換合成參考電壓矢量。具體方法如下:在橋式電路中,同一橋臂上兩個開關的工作狀態(tài)在任意時刻都是互補的,所以可以用二值邏輯函數(shù)表示6個 開關的工作狀態(tài):

       

  由式1可見,3組開關的工作狀態(tài)共有23=8種,不同的開關工作狀態(tài)對應著不同的三相輸出電壓。這8種工作狀態(tài)分別對應著8條基本空間電壓矢量,任意區(qū)域內(nèi)的空間電壓參考矢量都可以由2條非零矢量以及2條零矢量合成。在進行電壓矢量合成時,規(guī)定每一次開關動作只能有一相橋臂的工作狀態(tài)發(fā)生轉換,目的是為了降低電路中的諧波含量,確定基本電壓矢量的切換順序。

  SVPWM的設計

  基本原理

  圖1中DSP采集逆變器交流側輸出電壓值,并通過計算得到橋式電路開關的狀態(tài)保持時間。SVPWM信號發(fā)生器將DSP的輸入時間信號轉換為開關觸發(fā)信號,在結構上可以分為數(shù)據(jù)鎖存器和有限狀態(tài)機兩個模塊,其頂層文件原理圖如圖2所示。

       

  在狀態(tài)機的一個工作周期內(nèi),輸入時間信號的突變會使狀態(tài)機的工作狀態(tài)發(fā)生不規(guī)則跳變,對輸出信號造成巨大影響,無法得到所需要的SVPWM 觸發(fā)信號。因此,圖2中LATCH鎖存器模塊的作用就是鎖存輸入時間數(shù)據(jù)TIME1_A、TIME0_A、TIME1_B、TIME0_B、TIME1_C 、TIME0_C,直至狀態(tài)機的當前工作周期結束(即"ORDER"命令有效),從而避免外界對狀態(tài)機工作狀態(tài)的影響,保證狀態(tài)機按照輸入時間數(shù)據(jù)要求完成工作狀態(tài)的轉換。

  利用有限狀態(tài)機的方法設計FPGA,只須控制三相橋臂開關狀態(tài)的保持時間,就可以實現(xiàn)SVPWM 觸發(fā)信號。圖2中FSMS主要由1個基準計數(shù)器和3個比較器構成,輸入時間數(shù)據(jù)預存在3個比較器內(nèi),通過比較基準計數(shù)器當前值和比較器中的預存數(shù)據(jù)控制FSMS工作狀態(tài)的轉換, 同時根據(jù)不同的比較結果生成不同的三相橋臂開關驅動信號。如果基準計數(shù)器當前值等于預存輸入時間,說明狀態(tài)機當前工作狀態(tài)已經(jīng)完成,要轉入下一個工作狀態(tài),相應的觸發(fā)信號也要改變;如果基準計數(shù)器當前值不等于預存輸入時間,說明狀態(tài)機當前工作狀態(tài)尚未完成,需要繼續(xù)保持當前工作狀態(tài),相應的觸發(fā)信號也保持不變。狀態(tài)機按照輸入時間信號的要求轉換自身工作狀態(tài),使觸發(fā)信號產(chǎn)生相應變化,從而實現(xiàn)時間信號向SVPWM 觸發(fā)信號的轉變。另外,由于FSMS內(nèi)部比較器參照同一基準計數(shù)器,因此三相觸發(fā)信號之間不存在時間延遲,得到的是并行的三相觸發(fā)信號。

  設計方法

  本設計采用自頂向下、層次化、模塊化的設計思想。

  LATCH鎖存器模塊由6個并行的6位數(shù)據(jù)鎖存器構成,所有鎖存器均使用圖2中的"ORDER"作為數(shù)據(jù)鎖存信號,具體規(guī)定如下:

  1)"ORDER" 信號作為鎖存器工作進程的唯一敏感信號參量,只有其信號值發(fā)生變化時才會啟動鎖存器的工作進程,否則鎖存器不做出任何響應;

  2)當"ORDER"信號發(fā)生變化,且當前值為1時,鎖存器中的存儲數(shù)據(jù)得以釋放,被輸入FSMS,新的時間數(shù)據(jù)同時輸入鎖存器;

  3)當"ORDER"信號發(fā)生變化,且當前值為0時,鎖存器鎖存已輸入時間數(shù)據(jù),保持FSMS的時間輸入數(shù)據(jù)不變, 同時拒絕新數(shù)據(jù)輸入;

  4)鎖存器的數(shù)據(jù)鎖存時間等于FSMS中基準計數(shù)器的一個工作周期。當基準計數(shù)器完成一個工作周期時,"ORDER"信號將被置'1',其余時間,"ORDER"信號被置'0'。

  為了得到三相并行輸出的SVPWM觸發(fā)信號.FSMS模塊內(nèi)部設計了3個狀態(tài)機分別控制A、B、C相輸出。根據(jù)式1,假設上橋臂每個開關在一個周期內(nèi)工作狀態(tài)的轉換順序都是"1-0-1",因此可以將每個狀態(tài)機都設計為3種狀態(tài).分別代表每一相開關在一個周期內(nèi)的3個工作狀態(tài),工作狀態(tài)的保持時間由輸入時間決定。當輸入時間信號發(fā)生變化時,F(xiàn)SMS 工作進程啟動。具體流程如圖3所示。

       


上一頁 1 2 下一頁

評論


相關推薦

技術專區(qū)

關閉