新聞中心

EEPW首頁(yè) > 嵌入式系統(tǒng) > 設(shè)計(jì)應(yīng)用 > 一種基于分層級(jí)連DSP陣列技術(shù)的電子浮標(biāo)設(shè)計(jì)

一種基于分層級(jí)連DSP陣列技術(shù)的電子浮標(biāo)設(shè)計(jì)

作者:李小民 孫長(zhǎng)瑜 時(shí)間:2008-05-27 來(lái)源:電子技術(shù)應(yīng)用 收藏

  2.1.2 陣列模塊

本文引用地址:http://m.butianyuan.cn/article/83118.htm

  與其他聲納信號(hào)處理過(guò)程類(lèi)似,也涉及大量數(shù)據(jù)的實(shí)時(shí)處理。選用信號(hào)處理器時(shí)必須兼顧數(shù)據(jù)處理的復(fù)雜性和實(shí)時(shí)性要求,而微處理器能夠高效實(shí)時(shí)地完成聲納信號(hào)處理順的波束形成、數(shù)字濾波、線(xiàn)譜增強(qiáng)、數(shù)值內(nèi)插等多種復(fù)雜的數(shù)值運(yùn)算,而且它體積小,應(yīng)用靈活。因此本方案選用了芯片作為的數(shù)據(jù)處理中心。由于通過(guò)水聽(tīng)器陣提取的目標(biāo)數(shù)據(jù)巨大,并需要進(jìn)行FFT和ZOOM-FFT等復(fù)雜的蝶形運(yùn)算,采用高性能的DSP處理器才能更好地滿(mǎn)足實(shí)時(shí)性處理的需要。本文選用AD公司新近推出的超高性能并行ADSP21160微處理器[3],它具有單指令多數(shù)據(jù)流的并行處理結(jié)構(gòu)。該處理器比目前聲納設(shè)計(jì)中常用的ADSP21060和TMS320C40在性能上有較大的提高[3]。ADSP21160的時(shí)鐘是ADSP21060的2.5倍,高達(dá) 100MHz,有兩個(gè)并行的ADSP21060核,運(yùn)算速度是ADSP21060的5倍;而且ADSP21160的14個(gè)DMA通道各自獨(dú)立,具有4MB 內(nèi)部存儲(chǔ)空間。

  考慮A/D采樣率和ADSP21160的處理能力,僅用單片DSP對(duì)目標(biāo)數(shù)據(jù)實(shí)時(shí)進(jìn)行多種復(fù)雜運(yùn)算會(huì)超出它的處理能力。對(duì)而言信號(hào)處理過(guò)程可分解為若干個(gè)級(jí)連的分功能處理過(guò)程,而每個(gè)分功能處理過(guò)程,又可以分解為進(jìn)行的子處理過(guò)程(主要包括數(shù)據(jù)濾波、波束形成、延時(shí)測(cè)量、后置處理四個(gè)子處理過(guò)程),這些子處理過(guò)程用單片DSP來(lái)完成。因此必須用多片DSP來(lái)進(jìn)行信號(hào)處理才能滿(mǎn)足大數(shù)據(jù)量和復(fù)雜運(yùn)行的需要。而且電子浮標(biāo)各個(gè)子處理過(guò)程之間數(shù)據(jù)傳輸具有較強(qiáng)的空間范圍限制,在時(shí)間上也較為規(guī)律,因此本文采用分層級(jí)連DSP陣列結(jié)構(gòu)進(jìn)行數(shù)據(jù)處理,其硬件組成結(jié)構(gòu)如圖4所示。最高層的DSP負(fù)責(zé)協(xié)調(diào)整個(gè)系統(tǒng)的工作,并和接收機(jī)、無(wú)線(xiàn)數(shù)值模塊通過(guò)串口通訊;下一面的4個(gè)模塊在電路組成上模塊通過(guò)串口通訊;下一層的4個(gè)模塊在電路組成上相同,其中,EPROM是程序存儲(chǔ)器,高速RAM用來(lái)暫存數(shù)據(jù),數(shù)據(jù)緩沖和譯碼等由一片EPLD可編程邏輯器件實(shí)現(xiàn),模塊間通訊都通過(guò)雙口RAM來(lái)實(shí)現(xiàn)。1級(jí)模塊用來(lái)數(shù)字濾波,2級(jí)模塊用來(lái)波束形成,3級(jí)模塊用來(lái)信號(hào)延時(shí)測(cè)量和目標(biāo)位置解算,4級(jí)模塊用來(lái)后置處理。四個(gè)模塊采用信號(hào)流水級(jí)連形成,統(tǒng)一受最高層DSP控制,共同構(gòu)成了既緊密耦合又相互獨(dú)立,數(shù)據(jù)傳送效率高的級(jí)連數(shù)據(jù)處理系統(tǒng)。

        

  2.1.3 水信號(hào)處理模塊

  信號(hào)處理模塊主要涉及基于DSP硬件平臺(tái)的各種算法實(shí)現(xiàn),該模塊的組成如圖5所示。A/D變換后的數(shù)字信號(hào),先經(jīng)過(guò)頻帶可變的128點(diǎn)FIR數(shù)字濾波后進(jìn)行存儲(chǔ)器動(dòng)態(tài)濾束形成。約束形成是水聲信號(hào)處理中的常用技術(shù)[1],它一方面可提高信噪比,另一方面可使水聽(tīng)器陣具有空間選擇性,從而抑制其他方向來(lái)的相關(guān)干擾;完成波束形成后為了便于顯示處理和適應(yīng)顯示器的灰度要求,需要進(jìn)行后置能量積累和數(shù)據(jù)的動(dòng)態(tài)范圍壓縮處理。這里的后置積累采用絕對(duì)值檢波分級(jí)處理,采用分級(jí)的目的是保證輸出具有連續(xù)、調(diào)和的灰度,動(dòng)態(tài)范圍壓縮就是將數(shù)據(jù)由16位壓縮到8位,可采用丟掉低8位的線(xiàn)性壓縮方式和對(duì)數(shù)壓縮的非線(xiàn)性壓縮方式;在進(jìn)行后置處理的同時(shí),利用波束形成后的數(shù)據(jù)進(jìn)行信號(hào)延時(shí)測(cè)量。為了提高延時(shí)處理的精度,這里采用粗測(cè)和精測(cè)兩個(gè)過(guò)程,其中精測(cè)采用自適應(yīng)噪聲抵銷(xiāo)法。該方法主要思想是通過(guò)LMS算法調(diào)節(jié)由多節(jié)抽頭延遲線(xiàn)構(gòu)成的自適應(yīng)濾波器的權(quán)系數(shù),然后進(jìn)行迭代平均而得到精度優(yōu)于40μs的粗延時(shí)估計(jì)。在粗估計(jì)的基礎(chǔ)上采用互譜技術(shù)、二次相關(guān)技術(shù)和極性相關(guān)技術(shù)進(jìn)行延時(shí)精測(cè),這里采用64點(diǎn)互譜運(yùn)算和逆序方式的極性相關(guān)方式,通過(guò)延時(shí)精測(cè)可使延時(shí)的精度優(yōu)于25μs;得到不同水聽(tīng)器的精確延時(shí)后即可通過(guò)經(jīng)典的3點(diǎn)陣法測(cè)距。

        

  2.1.4 格式轉(zhuǎn)換和無(wú)線(xiàn)數(shù)傳模塊

  這兩個(gè)模塊主要完成電子浮標(biāo)與干端監(jiān)測(cè)中心的數(shù)據(jù)通信。格式轉(zhuǎn)換是為了降低傳輸誤碼率而對(duì)所的數(shù)據(jù)通信。格式轉(zhuǎn)換是為了降低傳輸誤碼率而對(duì)所傳輸?shù)臄?shù)據(jù)進(jìn)行編碼和譯碼,這里采用(2,1,9)擴(kuò)展卷積碼的編碼和譯碼方式。這種碼能在譯碼約束長(zhǎng)度20個(gè)碼元內(nèi),糾正2個(gè)碼元的隨機(jī)錯(cuò)誤和4個(gè)碼元的突發(fā)錯(cuò)誤。為了能實(shí)時(shí)傳送電子浮標(biāo)的顯示數(shù)據(jù)和方位數(shù)據(jù),這里采用碼速率高達(dá)727Kbps的WDC無(wú)線(xiàn)數(shù)字模塊,該模塊收發(fā)頻率在336MHz~344MHz可選,輸出功率15W,覆蓋范圍大于15km。



評(píng)論


相關(guān)推薦

技術(shù)專(zhuān)區(qū)

關(guān)閉