半導(dǎo)體集成電路的發(fā)展及封裝工藝面臨的挑戰(zhàn)

　　5 焊線工藝中焊線區(qū)金屬層與ILD層的剝離　

　　由于低k材料質(zhì)地相對(duì)較軟，在焊線過程中，由焊線機(jī)對(duì)焊線墊（Bonding Pad）施加的壓力和超聲波能量會(huì)使焊線墊及其下方金屬/ILD層產(chǎn)生杯狀變形（Cupping Deformation）（圖5）,這種杯狀變形減弱了超聲波能量到焊線區(qū)的有效傳輸，從而阻止了金鋁兩種原子的相互擴(kuò)散，導(dǎo)致斷焊（Non Stick）,或弱焊（Weak Bond）。當(dāng)有意識(shí)地增大超聲波能量來彌補(bǔ)因杯狀變形造成的超聲波能量損失時(shí)，又會(huì)因?yàn)镮LD層與金屬層較弱的粘接力及低k 材料的脆性而產(chǎn)生焊線區(qū)下方金屬層與ILD層的剝離[8]。

 　　初始的低k芯片的焊線評(píng)估顯示，低k芯片對(duì)焊線程序參數(shù)（焊線能量- Bonding Power，焊線力- Bondinge）十分敏感，較小的焊線參數(shù)設(shè)置會(huì)導(dǎo)致斷焊或弱焊，而較大的焊線參數(shù)設(shè)置又會(huì)容易產(chǎn)生金屬-ILD層的剝離（圖6）。而焊線區(qū)尺寸（BPO- Bond Pad Opening）及焊線區(qū)間距（BPP Bond Pad Pitch）的不斷縮小使得焊線工藝窗口變得更窄。對(duì)于 65nm技術(shù)的芯片設(shè)計(jì)，其焊線區(qū)寬度只有40um，使得低k焊線墊的結(jié)構(gòu)及焊線墊下方的低k材料對(duì)焊線質(zhì)量和可靠性的影響更加顯著。這些問題要求對(duì)低k 材料的焊線工藝進(jìn)行進(jìn)一步的開發(fā)和優(yōu)化，以提高其可制造性和可靠性[9-11]。

圖6焊線過程中的NonStick和金屬層與ILD層的剝離

　　6 封裝工藝對(duì)低k產(chǎn)品可靠性的影響

　　實(shí)驗(yàn)與數(shù)據(jù)證明，金鋁焊線界面的完整性（Integrity）在長(zhǎng)時(shí)間的溫度應(yīng)力作用下會(huì)逐漸下降，直至電性開路[10]。這種失效主要是由于金-鋁間化合物（IMC Intermetallic Compound）隨時(shí)間歷程其化和物相態(tài)逐漸發(fā)生改變，最終形成Kirkendall 空洞并出現(xiàn)IMC分層而造成的。在研究中發(fā)現(xiàn)，金屬間化合物的這種失效模式與其初始的焊線狀況有很大聯(lián)系，比如不連續(xù)的T0 IMC（如圖7所示）。初始焊線狀況包括焊線墊及其下方的材料和結(jié)構(gòu)，焊線墊表面的清潔狀況，使用的焊線材料及工具以及焊線參數(shù)等．而當(dāng)低k銅工藝技術(shù)與細(xì)間距焊線（Fine Pitch Wire Bonding）相結(jié)合時(shí)，金鋁金屬間化合物對(duì)封裝的可靠性的影響就更大了。對(duì)細(xì)間距焊線而言，變形后的焊球尺寸不能很大，因而形成的IMC的面積也受到了制約。在如此小面積的焊線區(qū)中，由于厚的氧化鋁薄膜或前道工序在焊線區(qū)表面遺留的化學(xué)污染都會(huì)造成焊線區(qū)域的局部非潤(rùn)濕（Non Wetting），又因?yàn)槌暡芰渴艿蚹材料影響而不能有效傳輸，所有這一切都會(huì)阻礙金鋁金屬間化合物的充分形成。一個(gè)觀察到的現(xiàn)象是低k材料芯片的金屬間化合物占變形金球面積的比例要小于非低k材料焊線形成的金屬間化合物（圖8）。這也就意味著低k材料的焊線具有更 多的初始空洞／非潤(rùn)濕區(qū)域。當(dāng)焊線區(qū)內(nèi)含有針測(cè)的印跡（Probe Mark）時(shí)，這種現(xiàn)象就更加明顯。在隨后的可靠性測(cè)試中，含有空洞的表面提供了一個(gè)供金屬間化合物擴(kuò)散的途徑，結(jié)果是空洞尺寸沿空洞界面不斷增大，最終會(huì)導(dǎo)致金屬間化合物的分層（圖9），電路不再導(dǎo)通，電性失效。

圖7在T0時(shí)刻不連續(xù)金屬間化合物的生成

圖8Low與非Lowk金屬間化合物的比較

圖9經(jīng)過504小時(shí)高溫存儲(chǔ)測(cè)試后金屬間化合物的分層

　　總結(jié)

　　半導(dǎo)體芯片結(jié)構(gòu)尺寸的縮小使得RC延遲成為制約集成電路性能進(jìn)一步提高的關(guān)鍵性因素。轉(zhuǎn)向低k銅工藝技術(shù)是業(yè)界給出的解決方案。雙大馬士革工藝取代了傳統(tǒng)的鋁“減”工藝，成為低k銅互連材料的標(biāo)準(zhǔn)制造工藝。

　　為了能與芯片制造工藝完美結(jié)合，不產(chǎn)生可靠性問題，低k絕緣材料必須具備一系列期望的材料特性，對(duì)低k材料研發(fā)本身的挑戰(zhàn)在于：在獲得所需要的低介電常數(shù)的同時(shí)，低k材料還必須滿足良好的熱和機(jī)械特性。但目前并沒有完全符合這些期望特性的低k材料被制造出來，因而給半導(dǎo)體制造工藝帶來了挑戰(zhàn)。

　　由于低k材料本身的材料特性（與金屬層較弱的粘結(jié)力，較弱的機(jī)械強(qiáng)度），晶片切割時(shí)在芯片的邊緣會(huì)出現(xiàn)嚴(yán)重的金屬層與ILD層的分層或剝離；在焊線過程中會(huì)出現(xiàn)斷焊，弱焊或金屬層與ILD層的剝離。金鋁兩種材料的焊接在可靠性測(cè)試中出現(xiàn)比非低k材料焊線嚴(yán)重的金屬間化合物的分層，導(dǎo)致集成電路電性失效。上述這些可制造性及可靠性的問題構(gòu)成了對(duì)半導(dǎo)體封裝工藝的挑戰(zhàn)。