半導(dǎo)體特征循環(huán)與可重構(gòu)芯片

　　3 特征循環(huán)與可重構(gòu)芯片

　　“用”與”造”的對(duì)立統(tǒng)一律是包括可重構(gòu)技術(shù)在內(nèi)的硅產(chǎn)業(yè)發(fā)展的一個(gè)主線索。目前，應(yīng)用需求推動(dòng)SoC 市場(chǎng)產(chǎn)值正在以頗高的速度增長(zhǎng)。在這種發(fā)展背景下，至少突出了兩對(duì)難以逾越的、規(guī)律性的矛盾：其一是大家所熟知的“產(chǎn)品復(fù)雜度日益上升”與“產(chǎn)品價(jià)格日益下降”的矛盾；其二是正在逐漸被大家所感知著的矛盾，即在“個(gè)性化”要求這個(gè)永恒“定律”的發(fā)展中，出現(xiàn)了“應(yīng)用市場(chǎng)日益分散”與“產(chǎn)品開(kāi)發(fā)費(fèi)用日益增大”的矛盾。面對(duì)這兩個(gè)矛盾，需要對(duì)產(chǎn)品體系結(jié)構(gòu)及其設(shè)計(jì)方法進(jìn)行革命性的改造，力爭(zhēng)把“定制”與“大規(guī)模生產(chǎn)”兩個(gè)相互矛盾的事物協(xié)調(diào)起來(lái)，實(shí)現(xiàn)“大規(guī)模定制生產(chǎn)” （Mass Customization）。可重構(gòu)技術(shù)能夠滿足這一要求，因此在半導(dǎo)體產(chǎn)品中采用可重構(gòu)技術(shù)是符合發(fā)展潮流的。
　
　　產(chǎn)品特征循環(huán)(圖2)共歷三個(gè)專用和四個(gè)通用波動(dòng)。十分有意義的是，從中我們看到了辯證思維的足跡。首先，三個(gè)專用波動(dòng)的主流產(chǎn)品分別是分類應(yīng)用的 ASSP、為某個(gè)應(yīng)用定制的ASIC 和制造后可在一定應(yīng)用領(lǐng)域再定義的ASPP，ASPP 是ASSP 的螺旋“復(fù)歸”。其次，前三個(gè)通用波動(dòng)期的主流產(chǎn)品分別是功能單一的半導(dǎo)體分立器件(Tr)、通過(guò)順序指令存儲(chǔ)編程達(dá)到通用的微處理器(MPU)和通過(guò)硬布線編程達(dá)到通用目的現(xiàn)場(chǎng)可編程器件(FPGA)。

　　從MPU 的“軟”編程到FPGA 的“硬”編程看，一個(gè)邏輯的發(fā)展應(yīng)是“硬”、“軟”均可編程，即算法可編程、可重構(gòu)器件也可編程的U-SoC。從另一個(gè)角度看，產(chǎn)品特征循環(huán)還歷經(jīng)了三個(gè)半循環(huán)，我們進(jìn)一步討論其最終將過(guò)渡到U-SoC 的演變規(guī)律。

　　第一個(gè)通用與專用循環(huán)(1958-1978)的主流應(yīng)用產(chǎn)品是Tr和中小規(guī)模ASSP。其特點(diǎn)是純硬件設(shè)計(jì)，即用構(gòu)筑特定物理空間的方法來(lái)實(shí)現(xiàn)既定算法。第二個(gè)循環(huán)(1978-1998)的主流產(chǎn)品是MPU以及為提高M(jìn)PU(如加速部件)信息系統(tǒng)性能的ASIC。其根本特點(diǎn)是基于順序存儲(chǔ)的軟件編程，即通過(guò)指令在時(shí)間上的順序執(zhí)行來(lái)實(shí)現(xiàn)既定算法。在這一時(shí)期內(nèi)，基于馮·諾依曼架構(gòu)的計(jì)算機(jī)及其 相應(yīng)軟件迅猛發(fā)展，形成了歷史上獨(dú)特的Wintel聯(lián)盟及其長(zhǎng)期壟斷格局，使集成電路和軟件成了信息通信技術(shù)(ICT)的支柱產(chǎn)業(yè)。第三個(gè)循環(huán)(1998-2018)主流產(chǎn)品是FPGA和由此推動(dòng)發(fā)展中的嵌入式可編程soc之類的ASPP。其特點(diǎn)是將在時(shí)間上的順序指令編程以及在空間上的器件重構(gòu)融合在一起來(lái)實(shí)現(xiàn)既定算法。這大大提高了傳統(tǒng)軟件的運(yùn)行效率，提高了信息系統(tǒng)的性能，從而使集成電路設(shè)計(jì)步入軟件設(shè)計(jì)[11]階段。第四個(gè)循環(huán)的上半個(gè)周期(2018-2028)則將在上一循環(huán)的發(fā)展與演變中，通過(guò)繼承、創(chuàng)新已有成果，逐步完善物理空間可重構(gòu)的算法與實(shí)現(xiàn)方式，成為對(duì)第一個(gè)循環(huán)的“復(fù)歸”，螺旋上升到可自主動(dòng)態(tài)重構(gòu)的低功耗、高效率、低成本的配置流（Configuration Stream）系統(tǒng)結(jié)構(gòu)。從而過(guò)渡到我們?cè)缦忍岢龅腗FIC或稍后更名的U-SoC為特征的通用波動(dòng)。

　　上述種種分析表明，可重構(gòu)芯片的涌現(xiàn)符合半導(dǎo)體特征循環(huán)規(guī)律，它發(fā)展成為未來(lái)的主流產(chǎn)品有其內(nèi)在的必然性。下面重點(diǎn)談?wù)効芍貥?gòu)計(jì)算的現(xiàn)狀和存在的問(wèn)題。

　　3.1 可重構(gòu)計(jì)算

　　早在1963 年Estrin就在文獻(xiàn)[12]中提出了可重構(gòu)計(jì)算（RC, Reconfigurable Computing）的概念，但是直到20 世紀(jì)80 年代中期RC才隨著FPGA技術(shù)的逐漸成熟而重新成為研究熱點(diǎn)。可重構(gòu)計(jì)算一詞是指集成了某種形式可編程硬件的系統(tǒng)，該可編程硬件的功能可以通過(guò)一系列定時(shí)變化的物理控制點(diǎn)來(lái)定義。這是目前在學(xué)術(shù)研究中被普遍使用的一種描述。

　　首先，作為一個(gè)完整的系統(tǒng)，可重構(gòu)計(jì)算的研究范疇不但要涉及系統(tǒng)結(jié)構(gòu)、器件構(gòu)成（可以稱之為“類硬件” ，其配置內(nèi)容可以稱為“配件”，它們共同代替?zhèn)鹘y(tǒng)的硬件），還包括“配件”及“配件”的調(diào)度碼（可以認(rèn)為是軟件），研究如何生成高效的“配件”以及如何調(diào)度“配件”來(lái)完成計(jì)算的可重構(gòu)設(shè)計(jì)方法學(xué)也是值得研究的重點(diǎn)。其次，作為體現(xiàn)可重構(gòu)特性的關(guān)鍵，改變或者配置可重構(gòu)器件的功能可以通過(guò)兩種方式實(shí)現(xiàn)：一種是重構(gòu)互連資源，比如可以采取傳輸門(mén)方式或多路選擇器方式；另一種是重構(gòu)處理單元，比如可以采取算數(shù)邏輯單元（ALU）、查找表（LUT）和多路選擇器（MUX）等方式。目前，大多數(shù)的可重構(gòu)器件中的物理控制點(diǎn)或編程位是連接到SRAM 的，并通過(guò)編程SRAM來(lái)配置可重構(gòu)器件，即所謂的基于SRAM 編程。

　　可重構(gòu)計(jì)算是一種嶄新的基于配置流的計(jì)算方式。馮·諾依曼機(jī)器順序執(zhí)行指令的控制流方式限制了最大限度地發(fā)掘計(jì)算的并行性，在數(shù)據(jù)流計(jì)算機(jī)的發(fā)展逐漸式微的趨勢(shì)下，可重構(gòu)計(jì)算有望承擔(dān)起突破順序指令對(duì)開(kāi)發(fā)并行性制約的重任。數(shù)據(jù)路徑（“類硬件”，通常組織為陣列形式）的任意重構(gòu)性是可重構(gòu)計(jì)算這種求算方式的立足點(diǎn)，“類硬件”的可變性能夠去除傳統(tǒng)算法對(duì)硬件的依賴性，允許算法使用數(shù)據(jù)路徑中任意可得到的處理單元求算，從而破除受硬件限制而產(chǎn)生的指令順序性，更大限度地開(kāi)發(fā)計(jì)算并行性。

　　3.2 可重構(gòu)計(jì)算的發(fā)展現(xiàn)狀及存在的問(wèn)題

　　根據(jù)可重構(gòu)處理單元數(shù)據(jù)路徑的位寬，可重構(gòu)系統(tǒng)可以分為粗顆粒度（Coarse-Grained）和細(xì)顆粒度（Fine-Grained）兩大類。粗顆粒度結(jié)構(gòu)在靈活性上比細(xì)顆粒度結(jié)構(gòu)（如FPGA）要差一些，但是粗顆粒度有以下優(yōu)點(diǎn)：只需要較少的配置數(shù)據(jù)；數(shù)據(jù)以字而不是以位為單位在布線資源上傳輸，因此只需要較少的控制信號(hào)。這些優(yōu)點(diǎn)使得快速加載配置數(shù)據(jù)成為可能，從而能夠支持動(dòng)態(tài)可重構(gòu)。

　　從可重構(gòu)系統(tǒng)的基本執(zhí)行模型上來(lái)看，可以根據(jù)配置動(dòng)作發(fā)生的時(shí)間分為編譯時(shí)（Compile-time）和運(yùn)行時(shí)（Run-time）可重構(gòu)，也可以叫靜態(tài)和動(dòng)態(tài)可重構(gòu)。前者采用靜態(tài)實(shí)現(xiàn)方法，每個(gè)應(yīng)用程序只包括一段配置內(nèi)容，每次程序執(zhí)行只配置一次；相反，后者采用一種動(dòng)態(tài)的實(shí)現(xiàn)方法，每個(gè)應(yīng)用程序包括多個(gè)配置內(nèi)容，程序執(zhí)行一次要進(jìn)行多次配置操作。當(dāng)單次配置不足以重構(gòu)整個(gè)可重構(gòu)器件或者只需要配置全部可重構(gòu)器件中的一部分時(shí)，可以采用部分可重構(gòu)（Partial- Reconfigurable）策略，部分可重構(gòu)屬于運(yùn)行時(shí)可重構(gòu)。而流水線可重構(gòu)（Pipeline Reconfigurable）與部分可重構(gòu)很相似，只是其配置操作以流水線分段為單位，一次配置一個(gè)或者多個(gè)流水線段所需要的硬件。

　　雖然有關(guān)可重構(gòu)計(jì)算的研究得到了越來(lái)越多的重視，學(xué)術(shù)界和產(chǎn)業(yè)界也都在探索中研制出了各種可重構(gòu)系統(tǒng)，但仍然有若干問(wèn)題等待解決。目前可重構(gòu)器件的規(guī)模已經(jīng)可以達(dá)到百萬(wàn)門(mén)級(jí)，但可重構(gòu)計(jì)算的應(yīng)用仍然有限，不是應(yīng)用在某些特殊領(lǐng)域（面向有限算法集）就是作為ASIC 的快速原型以爭(zhēng)取上市時(shí)間。導(dǎo)致這種局面的主要原因在于缺乏統(tǒng)一的計(jì)算模型（包括理論模型和物理模型）。沒(méi)有統(tǒng)一的可重構(gòu)計(jì)算模型就使得應(yīng)用受資源容量固定的限制并且軟硬件不能向上兼容。 這會(huì)縮短軟件和硬件的生命周期，造成巨大浪費(fèi)，并且難于利用因微電子技術(shù)進(jìn)步而帶來(lái)的更多可重構(gòu)資源，最終會(huì)限制可重構(gòu)計(jì)算的廣泛應(yīng)用。

　　因此，人們一直在積極尋找合理的可重構(gòu)計(jì)算模型，或者模型的某一方面特性。比如，針對(duì)系統(tǒng)受資源容量固定限制的問(wèn)題，有人提出了虛擬硬件（Virtual Hardware）的概念，即通過(guò)分時(shí)復(fù)用可重構(gòu)器件而達(dá)到用有限硬件資源實(shí)現(xiàn)無(wú)限算法資源需求的目的。虛擬硬件體現(xiàn)為運(yùn)行時(shí)可重構(gòu)技術(shù)，也是其基本出發(fā)點(diǎn)。

　　但是運(yùn)行時(shí)可重構(gòu)方式又帶來(lái)若干問(wèn)題。首先，配置和執(zhí)行之間為串行操作，配置引起的延遲會(huì)加入整個(gè)運(yùn)算時(shí)間。其次，在器件重新配置之前必須保存上次運(yùn)算的中間結(jié)果，這不僅需要額外的存儲(chǔ)器，訪問(wèn)存儲(chǔ)器的時(shí)間開(kāi)銷也較大。為此有人又提出了采用增量可重構(gòu)技術(shù)的流水線可重構(gòu)，它通過(guò)增量重構(gòu)（Incremental Reconfiguration）達(dá)到配置與執(zhí)行并行操作的目的，同時(shí)也不需要額外的存儲(chǔ)器來(lái)保存中間結(jié)果。

　　到目前為止，大部分可重構(gòu)系統(tǒng)都面向具有局部相關(guān)關(guān)系的線性遞推運(yùn)算（計(jì)算密集型應(yīng)用）。這一類應(yīng)用的共同特點(diǎn)是同一算法的大量運(yùn)算步之間具有很大結(jié)構(gòu)相似性，這樣在運(yùn)行時(shí)對(duì)可重構(gòu)器件進(jìn)行全部重構(gòu)就顯得沒(méi)有必要，同時(shí)多余的重構(gòu)操作還會(huì)帶來(lái)額外的功率消耗。因此，引入部分可重構(gòu)技術(shù)對(duì)減少配置時(shí)間和降低配置功耗也都有積極意義。

　　3.3 可重構(gòu)產(chǎn)品的未來(lái)

　　由于傳統(tǒng)計(jì)算模式的深入人心以及任何新事物都要在繼承的基礎(chǔ)上創(chuàng)新和發(fā)展，當(dāng)前可重構(gòu)計(jì)算的研究普遍集中在馮·諾依曼計(jì)算機(jī)與“類硬件”集成的混合式（Hybrid）模式上（或者說(shuō)是基于指令流與基于配置流的混合計(jì)算模式），不過(guò)我們相信，隨著時(shí)間的推移，混合式結(jié)構(gòu)終將完成向完全脫離主機(jī)干涉的自主式可重構(gòu)（ Self Reconfigurable）結(jié)構(gòu)過(guò)渡，從而完成對(duì)半導(dǎo)體特征循環(huán)中第一個(gè)循環(huán)的螺旋式“復(fù)歸”，屆時(shí)的主流半導(dǎo)體產(chǎn)品將以基于配置流的U-soc 為特征。

　　實(shí)際上，大多數(shù)預(yù)先配置好的電路都浪費(fèi)了大部分時(shí)間等待使用，而自主式可重構(gòu)能顯著減少這種浪費(fèi)。電路能夠在瞬間決定使用哪個(gè)配置內(nèi)容更合適，然后自己去選擇相應(yīng)的內(nèi)容。這就需要非傳統(tǒng)的電路結(jié)構(gòu)和編程技術(shù)，但是在某些情況下由此帶來(lái)的效率和性能的提高卻是極大的。

　　自主式可重構(gòu)的概念建立在動(dòng)態(tài)可重構(gòu)之上，如果在多現(xiàn)場(chǎng)（Multicontext）動(dòng)態(tài)可重構(gòu)中，電路自身可以選擇某一預(yù)設(shè)的配置內(nèi)容，則這就是一種簡(jiǎn)單形式的自主式可重構(gòu)。更進(jìn)一步的形式是重構(gòu)邏輯陣列的輸出能夠隨機(jī)訪問(wèn)配置存儲(chǔ)器并重寫(xiě)配置內(nèi)容。這種自我編程的能力提高了電路的利用率，使得基于配置流動(dòng)態(tài)構(gòu)建整個(gè)機(jī)器成為現(xiàn)實(shí)，但同時(shí)也意味著“類硬件”自身的高度計(jì)算復(fù)雜性。這種機(jī)器與傳統(tǒng)機(jī)器完全不同，需要全新的編程語(yǔ)言和操作系統(tǒng)，因此我們預(yù)測(cè)產(chǎn)品特征循環(huán)中第七波（通用波動(dòng)）的時(shí)間段為2018-2028 年也就是可以理解的了。

　　4 結(jié)論

　　本文介紹了半導(dǎo)體主流產(chǎn)品每十年波動(dòng)一次的“牧村浪潮”和我們提出的“半導(dǎo)體產(chǎn)品特征循環(huán)”。兩種循環(huán)的思路和提出的時(shí)間大致相同。但我們提出的循環(huán)圖比“牧村浪潮”的時(shí)間尺度長(zhǎng)20年、多兩次波動(dòng)；其中第六波，牧村先生遲到2001年(或2002 年)才在他1991 年發(fā)表的原浪潮中修正了上去，時(shí)間比我們晚十年左右。第七波，牧村先生至今尚未論及，而牧村先生的朋友Hartenstein教授則明確提出在不再有新的波動(dòng)了。

　　此外，我們還明確看到，“半導(dǎo)體產(chǎn)品特征循環(huán)”不僅啟示了目前正在高速發(fā)展中的可重構(gòu)技術(shù)，而且還將繼續(xù)預(yù)示著半導(dǎo)體技術(shù)的發(fā)展走向：在嵌入式ASPP 技術(shù)發(fā)展中，推動(dòng)可重構(gòu)計(jì)算系統(tǒng)結(jié)構(gòu)的演化及其嶄新設(shè)計(jì)工具的產(chǎn)生，從而促進(jìn)Designless 商業(yè)模式的蓬勃興起。

　　參考文獻(xiàn)

[1] 許居衍．半導(dǎo)體產(chǎn)品特征循環(huán)波動(dòng)規(guī)律及其對(duì)產(chǎn)品技術(shù)發(fā)展的啟示[A]．2001 中國(guó)通信專用集成電路設(shè)計(jì)與應(yīng)用高級(jí)研討會(huì)論文集[C]．2001．
[2] Makimoto T．“Makimoto’s Wave”-a market model he established in 1991[DB/OL]．http://direct.xilinx-china.com/prs_rls/xil_corp/0392pw03_japan.htm．2003-07-25/2004-09-10．
[3] 徐志偉． 高性能計(jì)算機(jī)與網(wǎng)格的研究開(kāi)發(fā)態(tài)勢(shì)[DB/OL]．http://www.ict.ac.cn/5-3.asp?id=39&letternum=9，2004-03-15/2004-09-10．
[4] Makimoto T ． Towards the Second Digital W av e[ J]． Sony CX-News, 2003，33 .http://www.sony.net/Products/SC-HP/cx_news/vol33/sideview.html．
[5] 童志鵬等．未來(lái)軍事電子[M]．北京：電子科學(xué)研究院內(nèi)部出版，1991．421-433．
[6] 許居衍．摩爾定律的“終結(jié)”和許氏循環(huán)的啟示[A]．中國(guó)電子學(xué)會(huì)第六屆青年學(xué)術(shù)年會(huì)特邀報(bào)告[C]．西安：西安電子科技大學(xué)出版社，2000．
[7] Hartenstein R. Makimoto’s wave, the 2nd design crisis, and, the future of reconfigurablecomputing[DB/OL].http://helios.informatik.uni-kl.de/reconfigurable_c
omputing/dagstuhl00ns/sld001.htm．/2004-09-10.
[8] Xu Juyan．The History of Fabless and its Impact on the Semiconductor Industry[A] ． 21st Century International IC Technology Innovation System Forum[C],Shanghai,2001．
[9] Selburn Jordan. Winning core silicon game takes more than luck[DB/OL].
http://www.eet.com/reshaping/showArticle.jhtml?arti cleId="29101025"&kc=3217. /2004-09-10．
[10] 許居衍．大規(guī)模定制理想和半導(dǎo)體制造[A]．中國(guó)電子學(xué)會(huì)生產(chǎn)技術(shù)年會(huì)[C]．深圳，2003．
[11] 許居衍．設(shè)計(jì)就是軟件[R]． 第二屆中國(guó)IC CAD 年會(huì)特邀報(bào)告．上海，1998．許居衍．設(shè)計(jì)就是軟件[J]．微電子學(xué)，1998．28（6）．
[12] Estrin G, Bussel B, et al. Parallel processing in a restructurable computer system[J]. IEEE Trans. Elect.Comput., 1963. 747-755.