高速ADC THS1041的鉗位功能

　　引言

　　TI 推出的THS1041是一款10位、40-MSPS、CMOS高速模數(shù)轉(zhuǎn)換器(ADC)。該轉(zhuǎn)換器具有諸多優(yōu)異的特性，其中包括：?jiǎn)喂?jié)3-V電源、低功耗、靈活的輸入結(jié)構(gòu)、內(nèi)置可編程增益放大器(PGA)以及內(nèi)置鉗位功能。由于上述這些特性（特別是內(nèi)置的鉗位功能），多年來(lái)THS1041已在各種應(yīng)用中得到廣泛使用。鉗位功能可以使該器件能夠生成并輸出一個(gè)針對(duì)靈活ADC應(yīng)用的緩沖DC電壓，例如，為ADC提供一個(gè)共模電壓或允許ADC模擬輸入端AC耦合視頻信號(hào)上的DC恢復(fù)，這一功能可被啟用或禁用。如圖1所示，THS1041的鉗位功能由一個(gè)片上數(shù)模轉(zhuǎn)換器(DAC)、邏輯控制、一個(gè)鉗位輸入端、一個(gè)緩沖器以及一個(gè)鉗位輸出端組成。根據(jù)其Clamp引腳是否從外部源接收到了一個(gè)DC或脈沖信號(hào)，該鉗位輸出可以是一個(gè)連續(xù)的或非連續(xù)的DC信號(hào)。當(dāng)該非連續(xù)的DC信號(hào)被施加到ADC單端(SE)輸入電路以提供共模電壓時(shí)，ADC模擬輸入端的DC穩(wěn)定性就成為我們所擔(dān)心的問(wèn)題了。當(dāng)鉗位功能和SE輸入結(jié)構(gòu)被同時(shí)使用時(shí)，有些用戶就開(kāi)始懷疑DC穩(wěn)定性問(wèn)題了。本文展示了一些測(cè)試數(shù)據(jù)，這些數(shù)據(jù)解釋說(shuō)明了在這種應(yīng)用條件下DC電壓如何運(yùn)轉(zhuǎn)以及當(dāng)鉗位功能開(kāi)啟時(shí)如何獲得高佳的ADC性能。

　　鉗位功能

　　如圖1所示，THS1041的鉗位功能是通過(guò)設(shè)置4個(gè)引腳（Clampin引腳、Clampout引腳、Clamp引腳和Mode引腳）以及該器件的內(nèi)部寄存器實(shí)施的。憑借片上DAC，就可以將來(lái)自THS1041內(nèi)部寄存器的由數(shù)據(jù)總線b0～b9書(shū)寫(xiě)的數(shù)字?jǐn)?shù)據(jù)轉(zhuǎn)換成一個(gè)模擬DC電壓，然后該電壓將被緩沖并通過(guò)內(nèi)部開(kāi)關(guān)輸出到Clampout引腳。緩沖器和DAC之間的內(nèi)部開(kāi)關(guān)可以根據(jù)寄存器的設(shè)置方式進(jìn)行開(kāi)啟或關(guān)閉。該DAC可提供電壓范圍介于參考電壓 REFT和REFB之間的不同的DC電壓，以滿足不同的應(yīng)用要求。設(shè)置Mode引腳不同的電壓電平將允許內(nèi)部緩沖器輸入端與一個(gè)內(nèi)部固定的DC電壓相連，或與一個(gè)外部DC電壓輸入端的Clampin引腳相連。Clampout引腳通過(guò)控制Clamp引腳上的DC信號(hào)或脈沖信號(hào)可以和鉗位功能的緩沖器輸出端連接或斷開(kāi)。通過(guò)一個(gè)ADC差動(dòng)輸入或SE輸入結(jié)構(gòu)，THS1041的鉗位功能可以被開(kāi)啟。其來(lái)自Clampout引腳的輸出可以被連接至兩個(gè)模擬輸入端 AIN+和AIN–以提供共模電壓或僅連接至其他應(yīng)用其中的一個(gè)輸入端。

　　圖 2顯示了SE輸入端具有鉗位功能的THS1041的基本結(jié)構(gòu)。將Mode引腳設(shè)置為AVDD/2可使該器件進(jìn)入一個(gè)內(nèi)部參考模式；且Clampout引腳的DC電壓來(lái)自Clampin引腳，而不是來(lái)自內(nèi)部DAC。鉗位功能的輸出端Clampout被連接至AIN+，此外該輸出端還通過(guò)鉗位脈沖控制應(yīng)用的一個(gè)小電阻器R被連接至電容器C2。電容器C2不但用于當(dāng)Clampout在鉗位脈沖間隔期間被內(nèi)部斷開(kāi)時(shí)保持DC電壓，而且還用于耦合從源到AIN+的 AC信號(hào)。另一個(gè)ADC模擬輸入端AIN-被連接到一個(gè)外部DC源，而且對(duì)于正常運(yùn)行而言應(yīng)具有和AIN+相同的DC電壓。Clamp引腳將控制 Clampout和緩沖器輸出端之間的內(nèi)部開(kāi)關(guān)。當(dāng)Clamp為高電平邏輯時(shí)，Clampout就被內(nèi)部連接至緩沖器輸出端；當(dāng)Clamp為低電平邏輯時(shí)，Clampout就和緩沖器輸出端斷開(kāi)。

　　利用鉗位DC控制功能測(cè)試DC行為

　　鉗位DC控制就是在Clamp引腳施加一個(gè)DC信號(hào)以控制Clampout引腳的內(nèi)部緩沖器接入。為了了解當(dāng)鉗位功能開(kāi)啟時(shí)AIN+和AIN-端的DC行為，我們將兩個(gè)不同的DC電壓施加到AIN+和AIN-，并且對(duì)Clamp端的邏輯電平進(jìn)行手動(dòng)控制。根據(jù)圖2中的結(jié)構(gòu)，Clampin端的V2被設(shè)置為 1.5V，AIN-端的V1被設(shè)置為1V，C2為0.6μF且R為10Ω。在這種情況下，我們沒(méi)有將AC信號(hào)施加到模擬輸入端AIN+。ADC時(shí)鐘將以 40MHz運(yùn)行。當(dāng)Clamp被手動(dòng)設(shè)置為高邏輯電平(3VDC)時(shí)，AIN+將穩(wěn)定在1.5V；當(dāng)Clamp被手動(dòng)設(shè)置為低邏輯電平(0VDC) 時(shí)，AIN+將穩(wěn)定在1V。換句話就是說(shuō)，當(dāng)Clamp引腳為高邏輯電平時(shí)，AIN+端的電壓將由內(nèi)部緩沖器驅(qū)動(dòng)；當(dāng)Clamp引腳為低邏輯電平時(shí)，AIN+將與緩沖器斷開(kāi)，且其電壓將向AIN-端的電壓漂移。另外，如果AIN-正在浮動(dòng)，那么AIN-端的電壓將追隨AIN+端的電壓。在AIN+ 和AIN-端的電壓源被斷開(kāi)以后，他們二者的DC電壓將向著對(duì)方彼此相互漂移，這是因?yàn)樵诙鄠€(gè)時(shí)鐘周期以后的保持階段在ADC采樣與保持電路的采樣電容之間發(fā)生了顯著的內(nèi)部充電或放電。測(cè)試數(shù)據(jù)如表1和表2所示。

　　表 1和表2中的測(cè)試數(shù)據(jù)（該數(shù)據(jù)是在ADC時(shí)鐘被激活的情況下測(cè)量得出的）顯示將模擬輸入引腳與源斷開(kāi)會(huì)使其DC電壓相互影響；當(dāng)ADC時(shí)鐘處于非激活狀態(tài)時(shí)，AIN+和AIN-端的DC電壓不會(huì)相互影響（請(qǐng)參見(jiàn)表3和表4）。此外，雖然使用C2與否都不會(huì)影響DC電壓測(cè)試結(jié)果，但是確實(shí)會(huì)影響AIN+端電壓變化的轉(zhuǎn)換時(shí)間。

　　利用鉗位脈沖控制功能測(cè)試DC行為

　　鉗位脈沖控制就是在Clamp引腳處施加一個(gè)脈沖信號(hào)以控制Clampout引腳的內(nèi)部緩沖器接入。為了觀察THS1041模擬輸入端的DC行為，我們將一個(gè)脈沖信號(hào)而非一個(gè)DC信號(hào)施加到具有16kHz和6%占空比的Clamp引腳（請(qǐng)參見(jiàn)圖2）。與之前的測(cè)試相類(lèi)似，將去耦電源的1V固定DC電壓施加到 Clampin，并將一個(gè)可變DC電壓施加到AIN-。在這種情況下，在脈沖鉗位期間，AIN+被內(nèi)部緩沖器驅(qū)動(dòng)至1V，并且當(dāng)AIN-為1V時(shí)，在鉗位脈沖間隔期間，電容器C2很好地保持了該電平。電容C2必須要足夠大且鉗位脈沖間隔要足夠小以使AIN+端的DC電壓與Clampin端的DC電壓保持一致。但是，如果AIN-端的DC偏移與AIN+端的DC偏移設(shè)置的不一樣，那么DC信號(hào)就出現(xiàn)失真。如前所述，當(dāng)一個(gè)引腳或另一個(gè)引腳正在浮動(dòng)時(shí)，模擬輸入引腳處的DC電壓就會(huì)發(fā)生漂移。利用鉗位脈沖控制進(jìn)行的測(cè)試進(jìn)一步證明了這一表述。在將一個(gè)脈沖施加到Clamp引腳時(shí)，DC漂移表現(xiàn)為一個(gè)電壓峰值，這一現(xiàn)象是通過(guò)圖3所示的示波器觀察到的。

　　該峰值周期性地出現(xiàn)在鉗位脈沖頻率時(shí)的AIN+端，且其幅度會(huì)隨著模擬輸入引腳間DC壓差的增加而增加。測(cè)試數(shù)據(jù)顯示，當(dāng)Clampin被連接到一個(gè)1V電源且AIN-被連接到一個(gè)0.5V電源時(shí)，在鉗位脈沖邏輯高電平和邏輯低電平期間AIN+端的DC測(cè)量值為1V。AIN+端的AC測(cè)量值為大約20mV的正峰值，并且會(huì)在鉗位脈沖從低到高的轉(zhuǎn)換時(shí)出現(xiàn)。當(dāng)AIN-被連接到一個(gè)1.5V電源且Clampin仍然被連接到一個(gè)1V電源時(shí)，AIN+端的DC測(cè)量值為1V。AIN+端的DC測(cè)量值是一個(gè)大約為30mV的負(fù)峰值，并且會(huì)在鉗位脈沖從低到高的轉(zhuǎn)換時(shí)出現(xiàn)。當(dāng)AIN–被連接到一個(gè)1V電源（與AIN+端的DC電壓相等）時(shí)，就會(huì)出現(xiàn)該峰值且AIN+端的1VDC電壓平滑穩(wěn)定。

　　更多的測(cè)試顯示，當(dāng)鉗位脈沖的占空比變高時(shí)，峰值就會(huì)變小。在Clampout引腳處添加一個(gè)電容器C3將會(huì)大大限制該峰值。

　　鉗位脈沖控制條件下的THS1041AC性能

　　模擬輸入端AIN+處的峰值會(huì)降低THS1041的AC性能（請(qǐng)參見(jiàn)圖4和圖5）。圖4和圖5均為在鉗位脈沖控制和模擬輸入引腳上不同DC電壓條件時(shí) THS1041的FFT圖。該FFT圖是由LabviewFFT程序根據(jù)HP1600邏輯分析器從THS1041EVM采集的數(shù)據(jù)生成的。EVM模擬輸入端的測(cè)試信號(hào)為一個(gè)2.2-MHz的正弦波，振幅為–20dBFS（即低于ADC滿量程20dB）。該測(cè)試信號(hào)由一個(gè)HP8644正弦波生成器生成，并通過(guò)一個(gè)板上變壓器由THS1041SE輸入端完成接收（本測(cè)試EVM板詳盡的設(shè)置工作將在本文的后面討論）。由HP8644觸發(fā)的脈沖生成器將以 40MHz運(yùn)行THS1041輸入時(shí)鐘。鉗位脈沖由具有15.6kHz頻率和50%占空比的脈沖生成器生成。

　　在時(shí)域中，峰值周期性地出現(xiàn)在圖3所示的鉗位脈沖頻率上。在頻率域中，峰值出現(xiàn)在FFT上的15.6kHz頻率處（頻率軸的低端）。當(dāng)模擬輸入引腳上的DC 壓差為0.5V（AIN+為1V，而AIN–為0.5V）時(shí)，15.6kHz頻率時(shí)的峰值為–67dBFS，這是FFT中最大的峰值（請(qǐng)參見(jiàn)圖4）。該峰值要比FFT上的任何諧波都要高許多，并且有利于實(shí)現(xiàn)較低值的無(wú)雜散動(dòng)態(tài)范圍(SFDR)。當(dāng)壓差為0V（AIN+和AIN–均為1V）時(shí)，相同頻率時(shí)的峰值為–82dBFS，提高了15-dB（請(qǐng)參見(jiàn)圖5）。該峰值不但低于二階和三階諧波，而且還低于總諧波失真(THD)。

　　圖 4和圖5顯示：隨著AIN+和AIN–之間的DC壓差增加到一定的水平，如果輸入模擬信號(hào)小，SFDR則會(huì)下降并且會(huì)變得比THD更為糟糕。如果 Clampout處的去耦電容C3（請(qǐng)參見(jiàn)圖2）不夠大的話，尤為如此。在這些測(cè)試結(jié)果的基礎(chǔ)上，我們利用Clampout處不同的去耦電容進(jìn)行了進(jìn)一步的測(cè)試。由于一個(gè)–21dBFS（低于THS10412V滿量程輸入21dB）模擬輸入振幅、一個(gè)0.4μF的C3值以及AIN+和AIN–之間一個(gè) 0.5V的DC壓差，SFDR比THD要低大約16dB。在相同C3值的情況下，當(dāng)AIN+和AIN–之間的DC壓差降至0V時(shí)SFDR要比THD低 3dB。如果C3被增加至1.4μF，那么包括SFDR、THD以及信噪比(SNR)在內(nèi)的整體AC性能就會(huì)大大提高。因此，當(dāng)AIN+和AIN–之間的 DC壓差為0V時(shí)SFDR要比THD高大約5dB，且當(dāng)AIN+和AIN–之間的DC壓差為0.5V時(shí)SFDR要比THD低大約6dB。該測(cè)試數(shù)據(jù)如表5 所示。

　　該測(cè)試數(shù)據(jù)顯示：AIN+和AIN–之間的DC壓差不僅可導(dǎo)致模擬輸入端的一個(gè)峰值，而且還會(huì)導(dǎo)致過(guò)早的輸出飽和，從而降低最大的模擬輸入振幅。例如，當(dāng) AIN+和AIN–之間的DC壓差為0.5V時(shí)（AIN+為1V），最大模擬輸入振幅就必須要低于滿量程20dB以避免輸出飽和。當(dāng)AIN+和AIN–之間的DC壓差為0.3V時(shí)（AIN+為1V），最大模擬輸入振幅就要低于滿量程3.5dB。因此AIN+端和AIN–端的DC電壓應(yīng)相同以保持最佳的AC 性能和規(guī)定的最大輸入振幅。

　　該測(cè)試數(shù)據(jù)還顯示：隨著最大模擬輸入振幅的降低，THS1041似乎可以容許在 AIN+和AIN–之間有一個(gè)小的DC壓差以保持規(guī)定的AC性能（請(qǐng)參見(jiàn)表6）。在此測(cè)試中，模擬輸入正弦波為2.2MHz（1.4V峰至峰），低于 THS1041滿量程3.5dB。采樣速率為40MHz，鉗位脈沖為16kHz（6%占空比），模擬輸入端的DC壓差為0.3V（AIN+為 1V，AIN–為0.7V)。因此，AC性能仍符合規(guī)范的要求——SNR為59dBFS，SFDR為70dBc以及THD為64dBc。

　　測(cè)試設(shè)置條件

　　該 AC性能測(cè)試是基于THS1041EVM板得出的，EVM原理圖請(qǐng)參見(jiàn)參考書(shū)目2。EVM的基本SE結(jié)構(gòu)與圖2中的基本SE結(jié)構(gòu)相類(lèi)似——C2為 0.6μF，C3為1.4μF，AIN–端的DC源與一個(gè)3.3-V電源斷開(kāi)。在EVM板上，對(duì)于SE輸入端而言，T1（變壓器）的引腳1是開(kāi)放的，且 J2為模擬輸入。引腳1～2的跳線在W1和W2處為開(kāi)啟狀態(tài)，引腳1～2的跳線在SJP6處為關(guān)閉狀態(tài)，且引腳1～2的跳線在SJP2和SJP1處為開(kāi)啟狀態(tài)。

　　結(jié)論

　　為了保持 THS1041最大的輸入范圍和最佳的AC性能，施加到模擬輸入端AIN+和AIN-的共模電壓應(yīng)滿足產(chǎn)品說(shuō)明書(shū)中的要求，且施加到AIN-的DC電壓應(yīng)與具有一個(gè)SE輸入結(jié)構(gòu)的AIN+的DC電壓相等。當(dāng)鉗位功能處于開(kāi)啟狀態(tài)且有一個(gè)脈沖信號(hào)被施加到Clamp時(shí)，在AIN+和AIN–端施加不同的DC 電壓會(huì)導(dǎo)致在模擬輸入端出現(xiàn)一個(gè)峰值。模擬輸入端AIN+和AIN-之間的DC壓差越大，峰值就越大。如果鉗位脈沖的占空比下降，峰值也會(huì)變得更大。這是因?yàn)锳IN+和AIN–的外部電壓源被斷開(kāi)時(shí)，二者的DC電壓均向著對(duì)方彼此相互漂移。因此，ADC采樣與保持電路的采樣電容之間就會(huì)在保持階段發(fā)生內(nèi)部充電或放電。AIN+和AIN–之間的DC電壓差還會(huì)引起過(guò)早的輸出飽和并降低最大模擬輸出振幅，因此該壓差必須要有一個(gè)極限。增加Clampout處的去耦電容將最小化峰值，提高模擬輸入端的DC壓差容限并提高THS1041的整體AC性能。這一結(jié)論是基于THS1041基準(zhǔn)測(cè)試得出的。對(duì)其他高速 ADC而言，本文中的觀察與測(cè)試方法也是非常有用的。

　　參考書(shū)目

　　如欲了解有關(guān)該文章的更多詳情，您可以登錄 www-s.ti.com/sc/techlit/slas289 和 www-s.ti.com/sc/techlit/slau079，下載一個(gè)有關(guān)下列資料的 Acrobat Reader 文件。

　　文件名稱

　　1、《具有PGA 和鉗位功能的10 位、40-MSPS 模數(shù)轉(zhuǎn)換器》THS1041產(chǎn)品說(shuō)明書(shū)

　　2、《針對(duì)THS1040/THS1041 10位ADC 的THS1040/41 評(píng)估板》用戶指南