Altera啟動亞太區(qū)SOPC World 2008

    本網訊 Altera公司(NASDAQ: ALTR)今天公布了其亞太區(qū)年度SOPC World大會的時間和地點。大會將于2008年10月在印度和中國的5個城市舉辦。

    大會包括技術研討和展覽兩部分，系統(tǒng)設計人員通過此次大會來將了解到怎樣降低系統(tǒng)成本，并滿足嚴格的功耗預算要求，提高效能。在技術研討會上，Altera及其合作伙伴將為出席人員介紹最先進的高功效可編程器件以及高效能開發(fā)工具等。

    誰應該參加?關注以高性價比迅速引入新功能和特性，并提高性能和效能，降低功耗的系統(tǒng)設計人員。

地點                              時間
印度班加洛爾 2008年10月14號
印度德里         2008年10月16號
中國深州         2008年10月20號
中國杭州         2008年10月22號
中國北京         2008年10月24號

時間                       主題

8:30 至 9:20          簽到
9:20 至 11:05         展覽 歡迎致辭
                                   第一次幸運抽獎
                                  主題演講：Power Down, Speed Up

          嘉賓演講
11:05 至 11:20  茶歇
11:20 至 11:50   Altera產品組合面向更高的性能和更低的功耗

11:50 至 1:15   第二次幸運抽獎，午餐
Time                    主題1：高性能 主題2：低成本
1:15 至 2:00         展覽 采用40-nm FPGA使SoC集成邁上新臺階
                        使用Altera的嵌入式組合解決方案來提高性能、降低功耗

2:00 至 2:15   休息
2:15 至 2:55  在Altera FPGA設計中，使用Aldec Active-HDL混合語言仿真的前沿驗證技術
                        使用Altera的CPLD迅速開發(fā)您的便攜式設計

2:55 至 3:10   休息
3:10 至 3:50  采用MathWork的Simulink和Altera的DSP Builder進行通信系統(tǒng)基于模型的設計；WiMAX設計實例
                        采用Altera FPGA開發(fā)低成本控制網絡

3:50 至 4:15  第三次幸運抽獎

會議演講內容簡介

Power Down, Speed Up
　　當產品及時面市非常關鍵、ASIC的風險太大或者開發(fā)成本過高時，FPGA一直是設計工程師首選的芯片解決方案，而且也是最便捷的方案。在決定使用FPGA或者ASIC和ASSP替代方案時需要綜合考慮性能和功耗?，F在，在很多方面已經不需要對此進行權衡了。FPGA的功能和性能一直在大幅度增長，而相同功能下的功耗卻在顯著降低。您可以了解到FPGA以及FPGA設計工具的發(fā)展進步是怎樣幫助設計人員通過硬件加速，以盡可能低的功耗來實現無與倫比的性能的。

Altera產品組合面向更高的性能和更低的功耗
　　十年前，Altera認識到在所有半導體設計中，功耗將很快成為最重要的因素。從手持式到大規(guī)?；A應用，功耗影響了所有最終產品的成本、性能、可靠性和使用壽命。為解決這一挑戰(zhàn)，Altera進行了長期投入，重點研究工藝進展、創(chuàng)新的功耗管理技術和功耗優(yōu)化設計工具，降低CPLD、FPGA和ASIC產品組合的功耗。所有這些都結合創(chuàng)新來實現，以提高器件性能。結果是推出了全面的器件產品組合，幫助您降低功耗，加速設計。

采用40-nm FPGA使SoC集成邁上新臺階
　　FPGA以其內在的靈活性和產品及時面市優(yōu)勢而成為芯片系統(tǒng)(SoC)集成的理想平臺。Altera的40-nm定制邏輯組合包括新的Stratix® IV FPGA和HardCopy® IV ASIC，在密度、性能、特性和接口帶寬上都具有一定的優(yōu)勢，使SoC集成邁上了新臺階。

在Altera FPGA設計中，使用Aldec Active-HDL混合語言仿真的前沿驗證技術
－ Aldec
　　此次研討會將展示最新的Aldec驗證技術，幫助您以更高的水平針對高性能/大容量Altera FPGA器件來驗證復雜的設計。研討會將介紹前沿的驗證技術，例如基于聲明的驗證、功能覆蓋、仿真優(yōu)化和高級調試技術等，這些技術有助于對Altera FPGA進行更精確和更全面的驗證。
 
采用MathWork的Simulink和Altera的DSP Builder進行通信系統(tǒng)基于模型的設計；WiMAX設計實例
－ The MathWorks
　　要在便攜式應用設計中獲得成功，您需要發(fā)揮所有的潛在優(yōu)勢。CPLD能夠提供這樣的優(yōu)勢——它是迅速實現定制商用芯片組的低價格、低風險途徑。此外，CPLD還是昂貴的ASIC開發(fā)的快速替代方案。它非常適合在混合電壓環(huán)境中進行電壓電平轉換，以及通用I/O引腳擴展，不同接口協(xié)議之間的橋接等。
　　在該演講中，看看便攜式應用設計人員怎樣使用CPLD來迅速開發(fā)具有競爭力的前沿產品，并了解怎樣使用Altera的CPLD來加速實現您的新一代便攜式應用設計。

使用Altera的嵌入式組合解決方案來提高性能、降低功耗
　　當今嵌入式處理設計人員面臨一個難題——最終應用需要提高性能，而能源問題則要求降低功耗。要達到性能和功耗的平衡，總是需要進行折衷考慮，要同時考慮設計、系統(tǒng)體系結構、組件級性能和功耗等……直到現在，這種情況才有所改變。在此次技術研討期間，通過演講和現場展示，您將了解Altera全面的器件、IP、軟件、參考設計和帶有實例的開發(fā)套件等嵌入式組合解決方案怎樣幫助您提高設計性能“與”降低功耗。

使用Altera的CPLD迅速開發(fā)您的便攜式設計
　　CPLD在成功實現便攜式應用設計上具有很大的優(yōu)勢——是迅速實現定制商用芯片組的低價格、低風險途徑。此外，CPLD非常適合在混合電壓環(huán)境中進行電壓電平轉換，以及通用I/O引腳擴展，不同接口協(xié)議之間的橋接等。 
　　在該演講中，您將看到便攜式應用設計人員怎樣使用CPLD來迅速開發(fā)具有競爭力的前沿產品，了解怎樣使用Altera的CPLD來加速實現您的新一代便攜式應用設計。

采用Altera FPGA開發(fā)低成本控制網絡
－ Echelon
　　Echelon公司的LonWorks® 平臺與Altera Nios® II CPU內核和Cyclone® II FPGA及Cyclone III FPGA相結合，在消費類、商用和工業(yè)應用中實現了新一代綠色節(jié)能產品。Altera客戶使用Power Line Smart收發(fā)器開發(fā)消費類家電應用以及使用Free Topology Smart收發(fā)器開發(fā)復雜系統(tǒng)控制器和區(qū)域控制器時，Echelon為其提供免費的接口軟件。開發(fā)人員可以針對自己的應用來自由選擇軟核處理器和外設的最佳組合。