JTAG測(cè)試(05-100)

　　現(xiàn)在,邊界掃描技術(shù)可用于以器件為中心方式的測(cè)試中,使得在開(kāi)發(fā)、調(diào)試和生產(chǎn)測(cè)試環(huán)境中采用JTAG(聯(lián)合測(cè)試行動(dòng)組)測(cè)試技術(shù)。

　　JTAG技術(shù)是指每個(gè)器件引腳的測(cè)試點(diǎn)都建在器件內(nèi),并把這些測(cè)試點(diǎn)連接到5-Wire串行總線上。可以在簡(jiǎn)單的PC機(jī)上進(jìn)行測(cè)試開(kāi)發(fā)和執(zhí)行測(cè)試。這種測(cè)試技術(shù)的特點(diǎn)是：

　　·PC成為完整的測(cè)試系統(tǒng);

　　·成本低,開(kāi)發(fā)時(shí)間短及通用硬件。隨著元件封裝密度繼續(xù)增加,測(cè)試和調(diào)試的物理接入正在減少。幾年前就預(yù)見(jiàn)JTAG邊界掃描測(cè)試能解決此問(wèn)題,但是,當(dāng)時(shí)只有少量器件符合JTAG?，F(xiàn)在,解決測(cè)試接入問(wèn)題已取得進(jìn)展,用JTAG作為解決問(wèn)題的技術(shù),正在使人們更加關(guān)注,使得半導(dǎo)體廠家在不斷地推出JTAG依從器件。

 

　　圖1 開(kāi)發(fā)系統(tǒng)流程圖

　　避免用探針探測(cè)

　　對(duì)于區(qū)域陣列互連的表面貼裝器件(如BGA、微型BGA封裝以及芯片規(guī)模封裝)采用針床測(cè)試產(chǎn)品是困難的,避免用測(cè)試工具進(jìn)行探針探測(cè)。

　　JTAG能提供一種解決方案,但是,第一代JTAG測(cè)試開(kāi)發(fā)是以板為中心方法,這意味著任何板變化在對(duì)修改的板進(jìn)行測(cè)試前,也需要新的測(cè)試向量。這不適合于開(kāi)發(fā)工作,在開(kāi)發(fā)工作中,短時(shí)間內(nèi)設(shè)計(jì)要多次改變。

　　然而,把元件邊界掃描描述語(yǔ)言(BSDL)文件與板排線表列和測(cè)試描述結(jié)合起來(lái),通過(guò)板本身的地址和數(shù)據(jù)總線,對(duì)安裝在板上的很多器件(不管它們是JTAG依從與否)接入是可以的。

　　一個(gè)特殊器件的BSDL文件通?？蓮墓?yīng)商免費(fèi)得到。另一方面,用高級(jí)語(yǔ)言可容易地寫(xiě)測(cè)試描述。自動(dòng)化工具可以快速地接入JTAG和非JTAG元件,用BSDL文件,板排線表列和測(cè)試描述作為輸入數(shù)據(jù)。這允許在開(kāi)發(fā)環(huán)境中容易修正測(cè)試。此外,以后每次器件用在項(xiàng)目中時(shí),可以從庫(kù)中重新調(diào)出和重新使用BSDL文件和測(cè)試描述。