邊界掃描與處理器仿真測(cè)試(05-100)

　　當(dāng)前,PCB是越來(lái)越復(fù)雜,不言而喻,想要獲得滿意的測(cè)試覆蓋范圍也更困難了。而且每種測(cè)試方法都有其固有的局限性。于是,測(cè)試工程師們不得不另辟蹊徑,將幾種技術(shù)組合起來(lái)以達(dá)到他們所要求的測(cè)試覆蓋范圍。這正是IEEE 1149.1邊界掃描(俗稱JTAG)和微處理器仿真測(cè)試所追求的。邊界掃描和處理器基仿真測(cè)試有各自的應(yīng)用領(lǐng)域,每種技術(shù)都能達(dá)到某種程度的測(cè)試覆蓋范圍。然而將兩種技術(shù)無(wú)縫地組合在一起,就有可能達(dá)到更高的總測(cè)試覆蓋范圍,是任何一種單獨(dú)技術(shù)無(wú)法比擬的。

　　若將傳統(tǒng)的JTAG結(jié)構(gòu)性測(cè)試和處理器基功能仿真測(cè)試組合起來(lái),提高了測(cè)試覆蓋范圍,從而可以簡(jiǎn)化測(cè)試,簡(jiǎn)化程度取決于所采用的其它測(cè)試方法,如電路內(nèi)測(cè)試(ICT)、自動(dòng)光學(xué)檢查(AOT)、或飛行探針?lè)ā４_實(shí),即便工程上存在缺陷,如電路板上不合適的可測(cè)試性設(shè)計(jì)(DFT)性能等,也可以得到一定程度的彌補(bǔ)。

　　邊界掃描

　　符合IEEE1149.1邊界掃描標(biāo)準(zhǔn)的半導(dǎo)體器件,在器件四周有一組串行移位寄存器,邊界掃描這個(gè)術(shù)語(yǔ)因此得名。在邊界掃描芯片上,每個(gè)主輸入信號(hào)和主輸出信號(hào)都設(shè)置有一個(gè)稱為邊界掃描單元的多用途存儲(chǔ)單元(圖1).

　　圖1 帶邊界掃描單元半導(dǎo)體器件的方框圖

　　在PCB設(shè)計(jì)上,將各個(gè)芯片的邊界掃描單元串接成并行輸入,并行輸出的移位寄存器。數(shù)據(jù)可在每個(gè)邊界掃描單元的輸入、輸出上捕獲,或串行地掃描通過(guò)整個(gè)單元鏈。這個(gè)鏈路稱為邊界掃描路徑,或簡(jiǎn)稱為掃描路徑。