Magma　最新版Talus Design面世

　　美國加州圣荷塞 2009年4月14日– 芯片設(shè)計(jì)解決方案供應(yīng)商微捷碼（Magma®）設(shè)計(jì)自動化有限公司（納斯達(dá)克代碼：LAVA）日前宣布，該公司面向先進(jìn)集成電路的全芯片綜合產(chǎn)品Talus® Design的最新版本正式面市。新版Talus® Design包括了一個增強(qiáng)的時序優(yōu)化引擎、改善的內(nèi)存使用效率以及先進(jìn)的生產(chǎn)率改進(jìn)，比如：創(chuàng)新性可用性、更為靈活的先進(jìn)腳本語言以及領(lǐng)先的第三方可測性設(shè)計(jì)（DFT）產(chǎn)品支持。同時，Talus Design與Talus Vortex相結(jié)合，還提供了一個可用于實(shí)現(xiàn)最先進(jìn)設(shè)計(jì)的完整RTL-to-GDS II解決方案，使得設(shè)計(jì)師不僅能在設(shè)計(jì)周期早期即完全優(yōu)化和準(zhǔn)確預(yù)測最終芯片性能，同時還能將設(shè)計(jì)迭代最小化。

　　Sigma Design作為一家Talus Design的早期采用公司，在近期多次高性能芯片的成功投片中都使用到了此產(chǎn)品。“在傳統(tǒng)流程中，每款工具所需的各類數(shù)據(jù)庫和文件的管理、輸入和輸出是一項(xiàng)復(fù)雜且耗時的任務(wù)，可能會在設(shè)計(jì)中引入錯誤，”Sigma Design公司工程部副總裁Jacques Martinella表示。“采用微捷碼的RTL-to-GDSII流程，所有設(shè)計(jì)數(shù)據(jù)均以名為Volcano™的單一二元制文件方式進(jìn)行收集，不僅顯著簡化了數(shù)據(jù)管理，同時也改善了我們的總體生產(chǎn)率。該系統(tǒng)的緊密集成性以及Talus Design和Talus Vortex近期新添的增強(qiáng)功能正是Sigma決定采用微捷碼流程作為標(biāo)準(zhǔn)化流程的原因所在。”

　　“納米設(shè)計(jì)的技術(shù)問題一直與‘如何以更少時間、更少工程資源創(chuàng)造更為復(fù)雜、更為不同的芯片’的經(jīng)濟(jì)壓力分不開，”微捷碼設(shè)計(jì)實(shí)施業(yè)務(wù)部總經(jīng)理Premal Buch表示。“通過利用可用于Talus Vortex物理設(shè)計(jì)環(huán)境的相同優(yōu)化分析引擎，Talus Design為設(shè)計(jì)師提供了高度的可預(yù)測性和生產(chǎn)率以滿足棘手的性能和設(shè)計(jì)周期需求。”

Talus Design: 快速、高容量的RTL和DFT綜合
　　通過利用微捷碼統(tǒng)一數(shù)據(jù)模型公認(rèn)的高容量，再結(jié)合與Talus Design在更早期版本上已改善的內(nèi)存使用效率，Talus Design無需層次化分區(qū)或是保護(hù)頻帶相關(guān)的時序約束即可綜合化數(shù)百萬例RTL設(shè)計(jì)。傳統(tǒng)工具容量有限，往往要求設(shè)計(jì)師將大型設(shè)計(jì)分割為許多個功能塊再進(jìn)行綜合，大大限制了設(shè)計(jì)師優(yōu)化設(shè)計(jì)的能力。而Talus Design具有高容量，可實(shí)現(xiàn)芯片綜合一次完成，或是整個芯片進(jìn)行綜合、或是將芯片僅分為幾個大功能塊進(jìn)行綜合，從而提供了卓越的優(yōu)化效果；同時其增量細(xì)化功能使得設(shè)計(jì)的RTL的微小變動也能夠被快速地體現(xiàn)到實(shí)現(xiàn)流程中，完全無需耗時且易出錯的手工整體設(shè)計(jì)重編譯流程。細(xì)化引擎改進(jìn)功能現(xiàn)在同時提供VHDL、Verilog和System Verilog語言支持。

　　為改善設(shè)計(jì)的可測性，Talus Design在整個綜合和物理設(shè)計(jì)流程中提供了由下至下和由下至上的層次化掃描插入支持；同時，它還擁有一個全面的可配置DFT流程檢查引擎，允許用戶分析并調(diào)試可測性問題。擁有這些功能以及與第三方測試解決方案的公認(rèn)互操作性，Talus Design提供了全面的DFT支持。

Talus Design和Talus Vortex: 改善可預(yù)測性和生產(chǎn)率的單一解決方案
　　此完整的Magma Talus流程是基于統(tǒng)一數(shù)據(jù)模型而創(chuàng)建，在整個Talus RTL-to-GDSII流程中使用了單一的靜態(tài)時序分析工具，因此完全去除了綜合與物理設(shè)計(jì)間時序不一致問題。Talus Design使得邏輯設(shè)計(jì)師在數(shù)據(jù)并不完善的設(shè)計(jì)流程早期階段即可通過實(shí)驗(yàn)來改善RTL和時序約束。這些早期優(yōu)化功能去除了臨近設(shè)計(jì)周期結(jié)束時耗時的迭代工作，使得邏輯設(shè)計(jì)師能夠確保設(shè)計(jì)收斂不成問題、充滿高度自信心地向?qū)崿F(xiàn)團(tuán)隊(duì)交付設(shè)計(jì)。

　　通過使用單一的Volcano數(shù)據(jù)庫，包含并可自我記錄所有設(shè)計(jì)信息讓設(shè)計(jì)師受益匪淺，確保了一個完全沒有錯誤的邏輯和物理設(shè)計(jì)團(tuán)隊(duì)間信息交流方式。同時，Magma Tcl腳本還可貫穿應(yīng)用于整個工具流程中以幫助自動化簡化復(fù)雜任務(wù)，為設(shè)計(jì)師提供了一個能夠解決今天半導(dǎo)體設(shè)計(jì)所面臨的技術(shù)和市場問題的強(qiáng)大、高效的環(huán)境，。