新聞中心

EEPW首頁(yè) > 嵌入式系統(tǒng) > 業(yè)界動(dòng)態(tài) > ARM發(fā)布45納米SOI測(cè)試結(jié)果,最高節(jié)能40%

ARM發(fā)布45納米SOI測(cè)試結(jié)果,最高節(jié)能40%

作者: 時(shí)間:2009-10-16 來(lái)源:電子展覽網(wǎng) 收藏

  公司近日在于加州福斯特市舉行的IEEE 大會(huì)上發(fā)布了一款絕緣硅(silicon-on-insulator,)測(cè)試芯片的測(cè)試結(jié)果。結(jié)果表明,相較于采用傳統(tǒng)的體效應(yīng)工藝(bulk process)進(jìn)行芯片制造,該測(cè)試芯片顯示出最高可達(dá)40%的功耗節(jié)省的可能性。這一測(cè)試芯片是基于1176™ 處理器,能夠在和體效應(yīng)微處理器實(shí)施之間進(jìn)行直接的比較。此次發(fā)布的結(jié)果證實(shí)了在為高性能消費(fèi)設(shè)備和移動(dòng)應(yīng)用設(shè)計(jì)低功耗處理器時(shí),SOI是一項(xiàng)取代傳統(tǒng)體效應(yīng)工藝的可行技術(shù)。

本文引用地址:http://m.butianyuan.cn/article/98991.htm

  ®和Soitec聯(lián)合制造了這款測(cè)試芯片,在采用了一個(gè)著名的、行業(yè)標(biāo)準(zhǔn)的內(nèi)核的實(shí)際芯片實(shí)施中顯示出功耗節(jié)省的可能性。其目的是對(duì)用于同一產(chǎn)品的SOI高性能技術(shù)和體效應(yīng)CMOS 低功耗技術(shù)作出比較。

  ARM公司物理IP部門副總裁Tom Lantzsch表示:“作為物理IP和處理器技術(shù)領(lǐng)域的領(lǐng)導(dǎo)者,ARM一直以來(lái)都積極倡導(dǎo)SOI可能會(huì)給我們客戶的產(chǎn)品帶來(lái)的益處。通過(guò)對(duì)體效應(yīng)和SOI的比較投入資源,我們得以提供有用的數(shù)據(jù)來(lái)驗(yàn)證之前的推測(cè)論斷,證明SOI的確能夠在提供性能的同時(shí)實(shí)現(xiàn)功耗節(jié)省。”

  這一芯片測(cè)試結(jié)果顯示,與以同樣速度運(yùn)行的體效應(yīng)CMOS低功耗技術(shù)相比,45納米高性能SOI技術(shù)能夠提供高達(dá)40%的功耗節(jié)省以及7%的電路面積減小。在某些特定的測(cè)試應(yīng)用中,該芯片測(cè)試結(jié)果還顯示,當(dāng)以比體效應(yīng)技術(shù)高出20%的運(yùn)行頻率工作時(shí),該芯片能夠?qū)崿F(xiàn)30%的整體功耗節(jié)省。

  IBM公司半導(dǎo)體產(chǎn)品和服務(wù)部門副總裁Mark Ireland表示:“這一由ARM和Soitec共同完成的評(píng)測(cè)標(biāo)尺清楚地顯示了我們的第六代45納米SOI技術(shù)能夠帶來(lái)的性能功耗比方面的益處。該技術(shù)目前已可向ASIC和代工廠客戶提供。采用一個(gè)行業(yè)標(biāo)準(zhǔn)的ARM處理器來(lái)驗(yàn)證SOI的功耗優(yōu)勢(shì),表明了數(shù)字消費(fèi)電子產(chǎn)品領(lǐng)域采用SOI的可能性。”

  SOI Industry Consortium執(zhí)行董事Horacio Mendez表示:“作為SOI Consortium的成員,這兩家公司共同為SOI技術(shù)可能為采用電池供電的應(yīng)用所帶來(lái)的功耗效率提升提供了一個(gè)實(shí)證,這對(duì)于整個(gè)行業(yè)而言是一項(xiàng)重要的成就。許多公司在針對(duì)其技術(shù)做制造決定時(shí),都能夠從這一數(shù)據(jù)獲益。”

  該實(shí)施采用了ARM和IBM的標(biāo)準(zhǔn)SOI庫(kù)和領(lǐng)先的EDA工具。對(duì)于采用基于IBM 45納米SOI技術(shù)的ARM和IBM庫(kù)的設(shè)計(jì),也可獲得IP生態(tài)系統(tǒng)和制造解決方案的支持。



關(guān)鍵詞: ARM 45納米 SOI

評(píng)論


相關(guān)推薦

技術(shù)專區(qū)

關(guān)閉