新聞中心

EEPW首頁(yè) > 嵌入式系統(tǒng) > 設(shè)計(jì)應(yīng)用 > 基于FPGA的遠(yuǎn)程圖像采集系統(tǒng)設(shè)計(jì)

基于FPGA的遠(yuǎn)程圖像采集系統(tǒng)設(shè)計(jì)

—— Design of Image Acquisition System Based on FPGA
作者:張寶利 龔龍慶 田衛(wèi) 方超 西安微電子技術(shù)研究所 時(shí)間:2009-11-09 來(lái)源:電子產(chǎn)品世界 收藏

  引言

本文引用地址:http://m.butianyuan.cn/article/99680.htm

  圖像信息的獲取和傳輸是圖像處理系統(tǒng)的重要組成部分,直接影響圖像處理系統(tǒng)的性能。圖像信息的采集包括對(duì)圖像數(shù)據(jù)、各種附帶參數(shù)信息以及狀態(tài)控制信號(hào)的采集,一般圖像信號(hào)和狀態(tài)參數(shù)信號(hào)以及控制信號(hào)是獨(dú)立產(chǎn)生的,因此需要設(shè)計(jì)一種系統(tǒng)能夠?qū)⑼獠吭O(shè)備產(chǎn)生的圖像數(shù)據(jù)和狀態(tài)控制信號(hào)同步采集,并能長(zhǎng)距離高速傳輸,綜合考慮到系統(tǒng)所要求的實(shí)時(shí)性,可靠性,以及在數(shù)字電路的設(shè)計(jì)中的優(yōu)勢(shì),為此本文討論了一種利用實(shí)現(xiàn)基于的圖像數(shù)據(jù)采集傳輸技術(shù)。

  系統(tǒng)設(shè)計(jì)

  高速圖像數(shù)據(jù)的采集傳輸系統(tǒng)如圖1 所示,主要包括圖像數(shù)據(jù)源的形成、數(shù)據(jù)信息的處理和緩存以及幀數(shù)據(jù)的轉(zhuǎn)發(fā)三部分。其中,圖像數(shù)據(jù)源的形成過(guò)程中,成像設(shè)備作為圖像數(shù)據(jù)的來(lái)源,它為系統(tǒng)提供高分辨率的可見(jiàn)光和紅外圖像,考慮系統(tǒng)的實(shí)時(shí)性和高可靠性因素,采用傳輸接口實(shí)現(xiàn)數(shù)據(jù)長(zhǎng)距離高速傳輸,解決了傳輸瓶頸問(wèn)題,圖像數(shù)據(jù)在進(jìn)入之前需通過(guò)數(shù)據(jù)格式轉(zhuǎn)換接口(采用MAX9218實(shí)現(xiàn))將串行的數(shù)據(jù)轉(zhuǎn)換為并行數(shù)據(jù)并緩存。

  數(shù)據(jù)信息的處理由協(xié)處理器FPGA完成,主要包括圖像數(shù)據(jù)及相關(guān)參數(shù)信息的采集、緩存、組幀和圖像數(shù)據(jù)的轉(zhuǎn)發(fā)。其中圖像數(shù)據(jù)的組幀過(guò)程最為復(fù)雜, FPGA根據(jù)圖像源中幀同步、行同步、圖像選擇信號(hào)接收解串圖像,存儲(chǔ)至緩存區(qū),并將圖像附帶的參數(shù)信息寫(xiě)入緩存后部,經(jīng)形成所需的圖像數(shù)據(jù)幀。

  圖像數(shù)據(jù)幀形成后,轉(zhuǎn)發(fā)存儲(chǔ)至乒乓結(jié)構(gòu)的幀存儲(chǔ)器,其容量為:512×512×8bit=2Mb。同時(shí)硬件邏輯自動(dòng)將圖像和配套參數(shù)信息數(shù)據(jù)通過(guò)圖像發(fā)送接口發(fā)送至數(shù)據(jù)鏈,圖像數(shù)據(jù)再次以串行的LVDS方式傳輸?shù)胶罄m(xù)設(shè)備進(jìn)行處理。


上一頁(yè) 1 2 3 4 5 6 下一頁(yè)

評(píng)論


相關(guān)推薦

技術(shù)專(zhuān)區(qū)

關(guān)閉