首頁　 資訊　 商機 　 下載　 拆解 　 高校　 招聘 　 雜志　 會展　 EETV　 百科 　 問答　 電路圖　 工程師手冊 　 Datasheet　 100例 　 活動中心　 E周刊閱讀 　 樣片申請
EEPW首頁 >> 主題列表 >> fpga

基于FPGA的數(shù)字式心率計系統(tǒng)的設(shè)計實現(xiàn)

  • 　　心率計是常用的醫(yī)學(xué)檢查設(shè)備，實時準(zhǔn)確的心率測量在病人監(jiān)控、臨床治療及體育競賽等方面都有著廣泛的應(yīng)用。心率測量包括瞬時心率測量和平均心率測量。瞬時心率不僅能夠反映心率的快慢。同時能反映心率是否勻齊;平均心率雖只能反映心率的快慢，但記錄方便，因此這兩個參數(shù)在測量時都是必要的。 　　測量心率有模擬和數(shù)字兩種方法。模擬方法是在給定的時間間隔內(nèi)計算R波(或脈搏波)的脈沖個數(shù)，然后將脈沖計數(shù)乘以一個適當(dāng)?shù)某?shù)測量心率的。這種方法的缺點是測量誤差較大、元件參數(shù)調(diào)試?yán)щy、可靠性差。數(shù)字方法是先測量相鄰R波之間的時間
  • 關(guān)鍵字： FPGA  心率計  

小梅哥和你一起深入學(xué)習(xí)FPGA之點亮LED燈（下）

  • 　　七、 測試平臺設(shè)計 　　本實驗主要對LED的輸出和輸入與復(fù)位的關(guān)系進行測試仿真，通過仿真，即可驗證設(shè)計的正確性和合理性。相關(guān)testbench的代碼如下： 　　以下是代碼片段： 　　`timescale 1ns/1ns 　　module LED_Driver_tb; 　　reg Rst_n; 　　reg [3:0] Sig; 　　wire [3:0] Led; 　　LED_Driver 　　#( /*參數(shù)例化*/ 　　.Width (4) 　　) 　　LED_Driver_in
  • 關(guān)鍵字： FPGA  LED  

小梅哥和你一起深入學(xué)習(xí)FPGA之點亮LED燈（上）

  • 　　在之前更新的目錄里面，并沒有安排這個實驗，第一個實驗應(yīng)該是獨立按鍵的檢測與消抖。可是，當(dāng)小梅哥來做按鍵消抖的實驗時，才發(fā)現(xiàn)沒有做基本的輸出設(shè)備，因此按鍵檢測的結(jié)果無法直觀的展示出來。也算是為后續(xù)實驗做鋪墊吧，第一個實驗就安排成了點亮LED燈。 　　一、 實驗?zāi)康? 　　實現(xiàn)4個LED燈的亮滅控制 　　二、 實驗原理 　　LED燈的典型電路如下2-1所示，我們控制led燈的亮滅，實質(zhì)就是去控制FPGA的IO輸給LED負(fù)極一個低電平或者高電平。從圖中可知，我們給對應(yīng)的led負(fù)極上一個低電平，就會有對
  • 關(guān)鍵字： FPGA  LED  

僅有16nm還不夠，Xilinx在下一代FPGA/SoC中加入多種猛料

  • 　　2月底，Xilinx發(fā)布了下一代16nm產(chǎn)品特點的新聞：《Xilinx憑借新型存儲器、3D-on-3D 和多處理SoC技術(shù)在16nm繼續(xù)遙遙領(lǐng)先》(http://m.butianyuan.cn/article/270122.htm)，大意是說，Xilinx新的16nm FPGA和SoC中，將會采用新型存儲器UltraRAM, 3D晶體管(FinFET)和3D封裝，Zynq會出多處理器產(chǎn)品MPSoC，因此繼28nm和20nm之后，繼續(xù)在行業(yè)中保持領(lǐng)先，打破了業(yè)內(nèi)這樣的規(guī)則：Xilinx和競爭對手在工藝上
  • 關(guān)鍵字： Xilinx  FPGA  

電能質(zhì)量檢測與監(jiān)測分析終端設(shè)計匯總

  • 　　電能質(zhì)量即電力系統(tǒng)中電能的質(zhì)量。理想的電能應(yīng)該是完美對稱的正弦波。一些因素會使波形偏離對稱正弦，由此便產(chǎn)生了電能質(zhì)量問題。一方面我們研究存在哪些影響因素會導(dǎo)致電能質(zhì)量問題，一方面我們研究這些因素會導(dǎo)致哪些方面的問題，最后，我們要研究如何消除這些因素，從而最大程度上使電能接近正弦波。本文為您介紹電能質(zhì)量的檢測與分析儀器設(shè)計匯總。 　　基于STM32和ATT7022C的電能質(zhì)量監(jiān)測終端的設(shè)計 　　本文以ARM STM32F103VE6和電表芯片ATT7022C為主構(gòu)建了電能質(zhì)量監(jiān)測終端,利用電表芯片A
  • 關(guān)鍵字： ARM  FPGA  NiosⅡ  

采用Nios的電能質(zhì)量監(jiān)測系統(tǒng)解決方案

  • 　　在電力系統(tǒng)中，要實現(xiàn)對電能質(zhì)量各項參數(shù)的實時監(jiān)測和記錄，必須對電能進行高速的采集和處理，尤其是針對電能質(zhì)量的各次諧波的分析和運算，系統(tǒng)要完成大量運算處理工作，同時系統(tǒng)還要實現(xiàn)和外部系統(tǒng)的通信、控制、人機接口等功能。而電能質(zhì)量監(jiān)測系統(tǒng)大多以微控制器或(與)DSP為核心的軟硬件平臺結(jié)構(gòu)以及相應(yīng)的設(shè)計開發(fā)模式，存在著處理能力不足、可靠性差、更新?lián)Q代困難等弊端。本文將SoPC技術(shù)應(yīng)用到電力領(lǐng)域，在FPGA中嵌入了32位NiosⅡ軟核系統(tǒng)?？蓪崿F(xiàn)對電能信號的采集、處理、存儲與顯示等功能，實現(xiàn)了實時系統(tǒng)的要求。
  • 關(guān)鍵字： FPGA  NiosⅡ  

電能質(zhì)量監(jiān)測系統(tǒng)信號采集模塊控制器IP核設(shè)計

  • 　　隨著可編程邏輯器件的不斷進步和發(fā)展，F(xiàn)PGA在嵌入式系統(tǒng)中發(fā)揮著越來越重要的作用。本文介紹的在電能質(zhì)量監(jiān)測系統(tǒng)中信號采集模塊控制器的 IP核，是采用硬件描述語言來實現(xiàn)的。首先它是以ADS8364芯片為控制對象，結(jié)合實際電路，將6通道同步采樣的16位數(shù)據(jù)存儲到FIFO控制器。當(dāng)FIFO 控制器存儲一個周期的數(shù)據(jù)后，產(chǎn)生一個中斷信號，由PowerPC對其進行高速讀取。這樣能夠減輕CPU的負(fù)擔(dān)，不需要頻繁地對6通道的采樣數(shù)據(jù)進行讀取，節(jié)省了CPU運算資源。 　　1 ADS8364芯片的原理與具體應(yīng)用 　
  • 關(guān)鍵字： FPGA  信號采集  

Xilinx將推出16nm的FPGA和SoC，融合存儲器、3D-on-3D和多處理SoC技術(shù)

  • 　　賽靈思公司 (Xilinx+)日前宣布，其16nm UltraScale+? 系列FPGA、3D IC和MPSoC憑借新型存儲器、3D-on-3D和多處理SoC(MPSoC)技術(shù)，再次實現(xiàn)了領(lǐng)先的價值優(yōu)勢。此外，為實現(xiàn)更高的性能和集成度，UltraScale+系列還采用了全新的互聯(lián)優(yōu)化技術(shù)——SmartConnect。這些新的器件進一步擴展了賽靈思的UltraScale產(chǎn)品系列 (現(xiàn)從20nm 跨越至 16nm FPGA、SoC 和3D IC器件)，同時利用臺積電公
  • 關(guān)鍵字： 賽靈思  FPGA  SoC  UltraScale  201503  

京微雅格將在 2015慕尼黑上海電子展演示多領(lǐng)域FPGA應(yīng)用方案

  • ?????? 京微雅格(北京)科技有限公司(以下簡稱“京微雅格”)宣布將參加 3月 17 日至 19 日在上海舉行的 2015慕尼黑上海電子展?；顒悠陂g，京微雅格將展示其FPGA產(chǎn)品在多個市場領(lǐng)域的應(yīng)用方案，包括消費電子、智能家居、金融安全、機器人、物聯(lián)網(wǎng)、汽車電子等。京微雅格展位號為半導(dǎo)體E3館3646，誠邀您蒞臨參觀。 　　 ? 　　圖一：將在慕尼黑上海電子展期間現(xiàn)場展示的部分已量產(chǎn)芯片 　　FP
  • 關(guān)鍵字： 京微雅格  FPGA  

小梅哥和你一起深入學(xué)習(xí)FPGA之規(guī)范約定

  • 　　本規(guī)范主要是對設(shè)計流程、端口名稱、組織結(jié)構(gòu)、文檔編排進行約定。本約定作用僅僅是為了使后期代碼設(shè)計和文檔編寫更加規(guī)范有序，方便自己和讀者閱讀，與公司的設(shè)計規(guī)范還差著十萬八千里，因此，望大家萬不可以小梅哥的規(guī)范作為標(biāo)準(zhǔn)。當(dāng)然，小梅哥在規(guī)范約定時，也會盡量參考華為verilog規(guī)范和至芯科技的文檔編寫規(guī)范力爭做到簡潔通俗。 　　規(guī)范約定之設(shè)計文檔基本結(jié)構(gòu) 　　為了將設(shè)計能夠清晰明了的介紹給大家，讓大家一看就懂，文檔編寫時會詳細(xì)包含以下內(nèi)容： 　　一、 實驗?zāi)康? 　　二、 實驗原理 　　三、 硬件設(shè)
  • 關(guān)鍵字： FPGA  狀態(tài)機  

【從零開始走進FPGA】 基于PLD的矩陣鍵盤狀態(tài)機控制

  • 　　講過了獨立按鍵檢測，理所當(dāng)然應(yīng)該講講FPGA中矩陣鍵盤的應(yīng)用了。這個思維和電路在FPGA中有所不同，在此，在此做詳細(xì)解釋，Bingo用自己設(shè)計的成熟的代碼作為案例，希望對你有用。 　　一、FPGA矩陣鍵盤電路圖 　　在FPGA中的電路，與單片機雷同，如下所示： 　　 ? 　　在上電默認(rèn)情況下，L[3:0] =4''b1，因為上拉了3.3V，而默認(rèn)情況下H.[3:0]為低電平;一旦有某一個按鍵被按下，便是是的該路電路流向該按鍵的H，是的L檢測不到電流。因此可以通過對每一行H輸出的
  • 關(guān)鍵字： FPGA  PLD  

零基礎(chǔ)學(xué)FPGA（十六）testbench很重要，前仿真全過程筆記（下篇）

  • 　　進入波形仿真后點擊運行按鈕即可出波形，下面我們來驗證我們的cpu代碼是否正確 　　大家先看兩個圖，等會小墨同學(xué)會結(jié)合這兩個圖給大家細(xì)細(xì)講解仿真過程 　　 ? 　　 ? 　　 ? 　　我們先來看第一個過程 　　 ? 　　上電后，cpu先從ROM中讀回兩個周期的數(shù)據(jù)，是從ROM的0地址開始的，再對比我們之前定義好的ROM，數(shù)據(jù)讀取正確，讀回的數(shù)據(jù)的前三位是111，即指令碼JMP，后13位003c為地址碼，JMP指令是將讀回的數(shù)據(jù)
  • 關(guān)鍵字： FPGA  testbench  

Xilinx：FPGA和SoC顛覆傳統(tǒng)控制

  • 　　FPGA的特點是擅長做信號的并行處理和硬件加速。Xilinx亞太區(qū)Zynq業(yè)務(wù)發(fā)展經(jīng)理羅霖認(rèn)為，在電機方面，由于現(xiàn)在中高端的機器人、數(shù)控機床等會用到六軸及以上的電機，這方面基本是FPGA一統(tǒng)天下。而三軸、四軸方案有時會看到x86、DSP和FPGA方案并存。 　　圖1 機器人的智能控制示意圖 　　中國現(xiàn)在四軸方案多一些，但是未來會向中高端去做。因為現(xiàn)在中國的電子元器件加工，食品飲料生產(chǎn)線、汽車生產(chǎn)線還主要靠采購國外設(shè)備，未來會逐漸國產(chǎn)化。 　　“針對工廠自動化設(shè)備、高端數(shù)控機床、機
  • 關(guān)鍵字： Xilinx  FPGA  

基于FPGA的短波通信接收機

  • 　　短波通信又稱高頻通信，是利用HF波段(3-30MHz)電磁波進行的無線電通信。短波通信主要靠天波傳播，可經(jīng)電離層一次或數(shù)次反射，最遠可傳至上萬里，如按氣候、電離層的電子密度和高度的日變化以及通信距離等因素選擇合適頻率，就可用較小功率進行遠距離通信。短波通信設(shè)備較簡單，機動性大，因此也適應(yīng)于應(yīng)急通信和抗災(zāi)通信。現(xiàn)代短波通信接收機正向著數(shù)字化、大通信帶寬方向發(fā)展。文獻[1-3]研究了短波通信的數(shù)字化實現(xiàn)方式，但其未對短波通信的大帶寬應(yīng)用進行探討;文獻[4-6]研究了通信信道化算法，其對一定帶寬內(nèi)的多信道高
  • 關(guān)鍵字： FPGA  接收機  
共6383條 129/426 |‹ « 127 128 129 130 131 132 133 134 135 136 » ›|

fpga介紹

您好，目前還沒有人創(chuàng)建詞條 fpga!
歡迎您創(chuàng)建該詞條，闡述對 fpga的理解，并與今后在此搜索 fpga的朋友們分享。    創(chuàng)建詞條

熱門主題

樹莓派    linux   
關(guān)于我們 - 廣告服務(wù) - 企業(yè)會員服務(wù) - 網(wǎng)站地圖 - 聯(lián)系我們 - 征稿 - 友情鏈接 - 手機EEPW
Copyright ?2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
《電子產(chǎn)品世界》雜志社 版權(quán)所有 北京東曉國際技術(shù)信息咨詢有限公司
備案 京ICP備12027778號-2 北京市公安局備案：1101082052    京公網(wǎng)安備11010802012473