fpga 文章進(jìn)入 fpga技術(shù)社區(qū)

不同的verilog代碼風(fēng)格看RTL視圖之一

　　剛開始玩CPLD/FPGA開發(fā)板的時(shí)候使用的一塊基于EPM240T100的板子，alter的這塊芯片雖說功耗小體積小，但是資源還是很小的，你寫點(diǎn)稍微復(fù)雜的程序，如果不注意coding style，很容易就溢出了。當(dāng)時(shí)做一個(gè)三位數(shù)的解碼基本就讓我苦死了，對(duì)coding style的重要性也算是有一個(gè)比較深刻的認(rèn)識(shí)了。　　后來因?yàn)橐恢痹谕鎥ilinx的spartan3 xc3s400，這塊芯片資源相當(dāng)豐富，甚至于我在它里面緩存了一幀640*480*3/8BYTE的數(shù)據(jù)都沒有問題(VGA顯示用)。而最近
關(guān)鍵字： FPGA verilog RTL

解讀verilog代碼的一點(diǎn)經(jīng)驗(yàn)

　　學(xué)習(xí)FPGA其實(shí)也不算久，開始的時(shí)候參考別人的代碼并不多，大多是自己寫的，那時(shí)候做時(shí)序邏輯多一些。參加了中嵌的培訓(xùn)班，一個(gè)多月的時(shí)間在熟悉ISE軟件的使用以及verilog語法方面下了苦功，也參考了不少書，算是為自己打下了比較好的基礎(chǔ)。因?yàn)槟菚r(shí)候培訓(xùn)的方向是軟件無線電方面的，所以做了很多有關(guān)的模塊程序，之前的日志里也發(fā)表了很多，關(guān)鍵是一個(gè)興趣，感覺仿真后看到自己的一個(gè)個(gè)算法思想得到實(shí)現(xiàn)真有成就感。后來停了一段時(shí)間，因?yàn)閷?shí)在沒有比較有意思的活干了。　　直到前段時(shí)間開始使用SP306的開發(fā)板，然后會(huì)參
關(guān)鍵字： FPGA verilog

CPLD對(duì)FPGA從并快速加載的解決方案

　　現(xiàn)場(chǎng)可編程門陣列(FPGA)作為專用集成電路(ASIC)領(lǐng)域的一種半定制電路，可以根據(jù)設(shè)計(jì)的需要靈活實(shí)現(xiàn)各種接口或者總線的輸出，在設(shè)備端的通信產(chǎn)品中已得到越來越廣泛的使用。FPGA是基于靜態(tài)隨機(jī)存儲(chǔ)器(SRAM)結(jié)構(gòu)的，斷電后程序丟失后的每次上電都需要重新加載程序。且隨著FPGA規(guī)模的升級(jí)，加載程序的容量也越來越大，如Xilinx公司的Spartan - 6系列中的6SLX150T，其加載容量最大可以達(dá)到4.125 MB. 　　1 FPGA常用配置方式　　FPGA的配置數(shù)據(jù)通常存放在系統(tǒng)中的存儲(chǔ)
關(guān)鍵字： CPLD FPGA modelsim

FPGA電源設(shè)計(jì)適合并行工程嗎？

　　如果設(shè)計(jì)師可以在開發(fā)過程早期就滿足基于FPGA的設(shè)計(jì)，提出的功耗要求和約束條件，那么在系統(tǒng)的最終實(shí)現(xiàn)階段就能形成極具競爭力的優(yōu)勢(shì)。然而，根據(jù)整個(gè)技術(shù)文獻(xiàn)中這種自我暗示式的反復(fù)禱告，今天基于FPGA的系統(tǒng)中還有什么會(huì)使得完全遵循這個(gè)建議變得不切實(shí)際或過于困難呢?盡管能夠使用各種開發(fā)工具，如專門針對(duì)FPGA項(xiàng)目開發(fā)的早期功耗預(yù)估器和功耗分析器，但對(duì)電源設(shè)計(jì)師來說，在設(shè)計(jì)過程早期就考慮最壞情況而不是最佳情況的電源系統(tǒng)是有好處的，因?yàn)樵谠S多方面仍有太多的不確定性，比如在硬件設(shè)計(jì)完成和功耗可以測(cè)量之前，靜態(tài)小電
關(guān)鍵字： FPGA 電源設(shè)計(jì)

基于單片機(jī)和FPGA設(shè)計(jì)的程控濾波器

　　以單片機(jī)和可編程邏輯器件(FPGA)為控制核心，設(shè)計(jì)了一個(gè)程控濾波器，實(shí)現(xiàn)了小信號(hào)程控放大、程控調(diào)整濾波器截止頻率和幅頻特性測(cè)試的功能。其中放大模塊由可變?cè)鲆娣糯笃鰽D603實(shí)現(xiàn)，最大增益60dB，10dB步進(jìn)可調(diào)，增益誤差小于1%.程控濾波模塊由MAX297低通濾波、TLC1068高通濾波及橢圓低通濾波器構(gòu)成，濾波模式用模擬開關(guān)選擇。本系統(tǒng)程控調(diào)整有源濾波的-3dB截止頻率，使其在1~30kHz范圍內(nèi)可調(diào)，誤差小于1.5%.此外，采用有效值采樣芯片AD637及12位并行A/D轉(zhuǎn)換器MAX120實(shí)現(xiàn)了
關(guān)鍵字：單片機(jī) FPGA AD637

AMD嵌入式Radeon GPU加速醫(yī)療成像效能

　　AMD宣布其嵌入式 Radeon HD 7850 GPU 協(xié)助Analogic公司旗下 BK Ultrasound 醫(yī)用超音波產(chǎn)品的超音波系統(tǒng) bk3000 發(fā)揮卓越應(yīng)用效能。新款 BK Ultrasound 醫(yī)用超音波 bk3000 搭載AMD嵌入式 Radeon 繪圖技術(shù)，可望使成像及系統(tǒng)效能到全新境界。　　AMD嵌入式 Radeon HD 7850 GPU 采用AMD屢屢獲獎(jiǎng)的次世代繪圖核心(GCN)架構(gòu)為基礎(chǔ)，帶動(dòng)各種嵌入式應(yīng)用在視覺與平行處理功能提升。除了超音波外， GPGPU 的其他應(yīng)
關(guān)鍵字： AMD嵌 Radeon GPU FPGA

美高森美宣布成功完成9項(xiàng)NIST加密算法驗(yàn)證程序認(rèn)證

　　致力于在電源、安全、可靠和性能方面提供差異化半導(dǎo)體技術(shù)方案的領(lǐng)先供應(yīng)商美高森美公司(Microsemi Corporation) 宣布完成9項(xiàng)全新的美國國家標(biāo)準(zhǔn)與技術(shù)研究所(National Institute of Standards and Technology, NIST)加密算法驗(yàn)證程序(CAVP)認(rèn)證。　　美高森美SmartFusion®2 SoC FPGA和 IGLOO®2 FPGA通過的認(rèn)證項(xiàng)目包括NIST “Suite B”中的AES加密/解
關(guān)鍵字：美高森美 NIST FPGA

基于FPGA的圖像傳感器驅(qū)動(dòng)設(shè)計(jì)

　　汽車在給人們生活帶來便利的同時(shí)也帶來了交通事故。其中超速行駛是造成交通事故的重要隱患之一。據(jù)研究表明，目前針對(duì)車輛超速行駛情況的道路抓拍系統(tǒng)中所使用的圖像傳感器大多為小面陣器件，普遍為100萬～200萬像素,從而導(dǎo)致抓拍圖像的像素比較低、能夠同時(shí)抓拍的車道數(shù)較少等等問題。面對(duì)這一系列問題，大面陣的圖像傳感器便逐漸成了人們關(guān)注的熱點(diǎn)。在設(shè)計(jì)過程中，分析了具有500萬像素的CMOS圖像傳感器MT9P401的工作模式,選用QuartusⅡ做為開發(fā)工具，使用Verilog HDL語言對(duì)驅(qū)動(dòng)電路設(shè)計(jì)方案進(jìn)行了硬
關(guān)鍵字： FPGA 圖像傳感器

基于FPGA的雙圖像傳感器設(shè)計(jì)方案

　　當(dāng)人們考慮有兩個(gè)圖像傳感器的應(yīng)用時(shí)，首先很可能想到的是一個(gè)三維攝相機(jī)。不過，也有許多設(shè)計(jì)可以通過使用來自兩個(gè)圖像傳感器的數(shù)據(jù)進(jìn)行改善;一個(gè)例子是汽車司機(jī)錄像機(jī)(CDR)的黑盒子，這通常是安裝在后視鏡附近，擁有兩個(gè)攝像機(jī)(圖1)。一個(gè)攝像機(jī)朝向擋風(fēng)玻璃，而另一個(gè)攝像機(jī)指向司機(jī)。在本地的存儲(chǔ)器芯片中存儲(chǔ)攝像機(jī)的視頻，如果有意外事故或疑問，可以進(jìn)行檢索。　　基于FPGA的雙圖像傳感器設(shè)計(jì)方案.pdf
關(guān)鍵字： FPGA 圖像傳感器

【從零開始走進(jìn)FPGA】隨心所欲——DIY 系統(tǒng)板

　　就算你代碼再怎么牛逼，硬件描述語言再怎么熟練，沒有認(rèn)知FPGA的工作原理，一切都是浮云。因此，在真正開始實(shí)戰(zhàn)演練之前，Bingo將首先介紹FPGA最小工作配置要求，以及一些基本的外設(shè)，并通過DIY CPLD/FPGA系統(tǒng)板案例的分析講解，用淺顯易懂的語言，讓初學(xué)者深刻認(rèn)識(shí)CPLD/FPGA的工作原理，能夠有一個(gè)更深刻的軟硬件思維。　　一、Altium Designer 09 winter 軟件介紹　　　　Layout的軟件有很多，包括Altium Designer、P
關(guān)鍵字： FPGA CPLD DIY

零基礎(chǔ)學(xué)FPGA（八）手把手解析時(shí)序邏輯乘法器代碼

　　上次看了一下關(guān)于乘法器的Verilog代碼，有幾個(gè)地方一直很迷惑，相信很多初學(xué)者看這段代碼一定跟我當(dāng)初一樣，看得一頭霧水，在網(wǎng)上也有一些網(wǎng)友提問，說這段代碼不好理解，今天小墨同學(xué)就和大家一起來看一下這段代碼，我會(huì)親自在草稿紙上演算，盡量把過程寫的詳細(xì)些，讓更多的人了解乘法器的設(shè)計(jì)思路。　　下面是一段16位乘法器的代碼，大家可以先瀏覽一下，之后我再做詳細(xì)解釋　　module mux16( 　　clk,rst_n, 　　start,ain,bin,yout,done 　　); 　　inpu
關(guān)鍵字： FPGA Verilog 時(shí)序邏輯

20個(gè)Nios Ⅱ的經(jīng)典設(shè)計(jì)，提供軟硬件架構(gòu)、流程、算法

　　Nios Ⅱ嵌入式處理器是ALTERA公司推出的采用哈佛結(jié)構(gòu)、具有32位指令集的第二代片上可編程的軟核處理器, 其最大優(yōu)勢(shì)和特點(diǎn)是模塊化的硬件結(jié)構(gòu), 以及由此帶來的靈活性和可裁減性。本文基于Nios Ⅱ介紹20款經(jīng)典設(shè)計(jì)方案，供大家參考。　　基于NiosⅡ的U盤安全控制器設(shè)計(jì) 　　本文針對(duì)U盤的安全隱患，分析目前較為常見的解決方法，利用SoPC技術(shù)，設(shè)計(jì)實(shí)現(xiàn)了一款基于NiosⅡ處理器的U盤安全控制器。該控制器位于PC機(jī)和U盤之間，通過對(duì)U盤進(jìn)行扇區(qū)級(jí)的加解密操作，將普通U盤升級(jí)為安全U盤，保證U
關(guān)鍵字： ALTERA FPGA SoPC

基于NiosⅡ的直流電機(jī)PID調(diào)速控制系統(tǒng)設(shè)計(jì)與應(yīng)用方案

　　引言　　以往的直流電機(jī)調(diào)速系統(tǒng)通常采用單片機(jī)或DSP進(jìn)行控制，而單片機(jī)需要使用大量的外圍電路，且系統(tǒng)的可升級(jí)性差，如更換控制器，往往要對(duì)整個(gè)軟硬件進(jìn)行重新設(shè)計(jì)，可重用性不高。而采用DSP作為主要控制器，如果碰到處理多任務(wù)系統(tǒng)時(shí)，一片DSP不能勝任，這時(shí)就需要再擴(kuò)展一片DSP或者FPGA芯片來輔助控制，從而實(shí)行雙芯片控制模式。但這樣做，既增加了兩個(gè)處理器之間同步和通信的負(fù)擔(dān)，又使系統(tǒng)實(shí)時(shí)性變壞，延長系統(tǒng)開發(fā)時(shí)間?；谝陨洗祟悊栴}，本文提出了采用Altera公司推出的NiosⅡ軟核來控制直流電機(jī)調(diào)速系
關(guān)鍵字： PID NiosⅡ FPGA

基于NiosⅡ處理器的多功能計(jì)數(shù)器系統(tǒng)設(shè)計(jì)

　　系統(tǒng)以FPGA為核心,通過對(duì)正弦信號(hào)進(jìn)行濾波、放大整形后得到標(biāo)準(zhǔn)的方波,由FPGA對(duì)其頻率、周期及相位差進(jìn)行測(cè)量。頻率、周期測(cè)量采用等精度測(cè)量法,其具有精度高的特點(diǎn);相位差測(cè)量采用鑒相器分辨出相位差后測(cè)量其高電平所占比例測(cè)量。摒棄傳統(tǒng)的FPGA+單片機(jī)方案,利用SOPC Builder在FPGA上構(gòu)建Nios Ⅱ處理器對(duì)測(cè)量的數(shù)據(jù)進(jìn)行數(shù)據(jù)處理及顯示,實(shí)現(xiàn)了頻率、周期、相位差測(cè)量的片上系統(tǒng)(SOPC),提高了系統(tǒng)的穩(wěn)定性、降低了布線難度。　　基于Nios_處理器的多功能計(jì)數(shù)器系統(tǒng)設(shè)計(jì).pdf
關(guān)鍵字： NiosⅡ 多功能計(jì)數(shù)器 FPGA

基于NiosⅡ的1553B總線通訊模塊設(shè)計(jì)與開發(fā)

　　自2005年9月LXI總線推出以來，已經(jīng)顯示出其組建測(cè)試系統(tǒng)的眾多優(yōu)點(diǎn)?；贚XI總線組建測(cè)試系統(tǒng)具有易于使用、靈活性高、模塊化和可擴(kuò)縮性、實(shí)現(xiàn)更快的系統(tǒng)吞吐率、可分布式應(yīng)用、長壽命、低成本、通過IEEE1588時(shí)鐘同步、機(jī)架空間小、合成儀器等諸多優(yōu)點(diǎn)。　　1553B總線的全名為“時(shí)分制指令/響應(yīng)式多路傳輸數(shù)據(jù)總線”，國內(nèi)多型戰(zhàn)斗機(jī)、軍艦等武器平臺(tái)都采用其作為傳輸總線。因此研制基于LXI總線的1553B通訊模塊，不僅能滿足多型武器裝備對(duì)1553B總線的測(cè)試需求，也對(duì)LXI總
關(guān)鍵字： NiosⅡ 1553B FPGA