fpga 文章進(jìn)入 fpga技術(shù)社區(qū)

基于FPGA的超聲波液體密度傳感器

電子產(chǎn)品世界,為電子工程師提供全面的電子產(chǎn)品信息和行業(yè)解決方案,是電子工程師的技術(shù)中心和交流中心,是電子產(chǎn)品的市場(chǎng)中心,EEPW 20年的品牌歷史,是電子工程師的網(wǎng)絡(luò)家園
關(guān)鍵字：超聲波液體密度 FPGA 聲速法

滑動(dòng)相關(guān)法偽碼捕獲的FPGA實(shí)現(xiàn)

引言　　對(duì)于碼分多址的擴(kuò)頻通信方式而言，只有當(dāng)接收端本地偽碼與發(fā)端偽碼處于相同相位狀態(tài)時(shí)，有用的信息才能被解出。因此，擴(kuò)頻序列相位的捕獲與跟蹤是擴(kuò)頻通信系統(tǒng)的關(guān)鍵，而偽碼序列相位的捕獲尤為重要。滑動(dòng)相關(guān)法是常用的方法之一。擴(kuò)頻通信系統(tǒng)要求實(shí)時(shí)性，以及較高的數(shù)據(jù)處理速度，這正是FPGA的優(yōu)勢(shì)。所以在擴(kuò)頻通信系統(tǒng)中，大量應(yīng)用FPGA芯片作為前級(jí)處理芯片。實(shí)現(xiàn)原理原理分析　　接收機(jī)端接收到的擴(kuò)頻信號(hào)可以表示為：　　其中，P_{r}為接收信號(hào)功率，τ_4i0clp4為傳輸時(shí)延，
關(guān)鍵字： FPGA 擴(kuò)頻通信多址滑動(dòng)相關(guān)法

基于FPGA的QPSK信號(hào)源的設(shè)計(jì)與實(shí)現(xiàn)

前言　　調(diào)相脈沖信號(hào)可以獲得較大的壓縮比，它作為一種常用的脈沖壓縮信號(hào)，在現(xiàn)代雷達(dá)及通信系統(tǒng)中獲得了廣泛應(yīng)用。隨著近年來(lái)軟件無(wú)線電技術(shù)和電子技術(shù)的發(fā)展，DDS（直接數(shù)字頻率合成）用于實(shí)現(xiàn)信號(hào)產(chǎn)生的應(yīng)用越來(lái)越廣。DDS技術(shù)從相位的概念出發(fā)進(jìn)行頻率合成，它采用數(shù)字采樣存儲(chǔ)技術(shù)，可以產(chǎn)生點(diǎn)頻、線性調(diào)頻、ASK、PSK及FSK等各種形式的信號(hào)，其幅度和相位一致性好，具有電路控制簡(jiǎn)單、相位精確、頻率分辨率高、頻率切換速度快、輸出信號(hào)相位噪聲低、易于實(shí)現(xiàn)全數(shù)字化設(shè)計(jì)等突出優(yōu)點(diǎn)。　　目前，DDS的ASIC芯片如
關(guān)鍵字： FPGA 信號(hào)源 ASIC QPSK DDS

在DDR3 SDRAM存儲(chǔ)器接口中使用調(diào)平技術(shù)

　　引言　　DDR3 SDRAM存儲(chǔ)器體系結(jié)構(gòu)提高了帶寬，總線速率達(dá)到了600 Mbps至1.6 Gbps (300至800 MHz)，它采用1.5V工作，降低了功耗，90-nm工藝密度提高到2 Gbits。這一體系結(jié)構(gòu)的確速率更快，容量更大，單位比特的功耗更低，但是怎樣才能實(shí)現(xiàn)DDR3 SDRAM DIMM和FPGA的接口呢?調(diào)平技術(shù)是關(guān)鍵。如果FPGA I/O結(jié)構(gòu)中沒(méi)有直接內(nèi)置調(diào)平功能，和DDR3 SDRAM DIMM的接口會(huì)非常復(fù)雜，成本也高，需要采用大量的外部元件。那么，什么是調(diào)平技術(shù)，這一技
關(guān)鍵字： FPGA 存儲(chǔ)器 DDR3 SDRAM

松下新高清晰攝像機(jī)選用Altera Cyclone III FPGA

　　Altera公司宣布，松下公司在P2 HD專業(yè)廣播高清晰攝像機(jī)中選用了Cyclone® III FPGA。P2 HD AJ-HPX2700和P2 HD手持式AG-HPX170是松下公司為滿足全球范圍內(nèi)對(duì)高清晰(HD)廣播需求而開(kāi)發(fā)的兩款無(wú)磁帶攝像機(jī)。　　隨著全球市場(chǎng)向HD的邁進(jìn)，廣播行業(yè)需要高清晰圖像質(zhì)量。在松下公司P2 HD專業(yè)廣播高清晰攝像機(jī)中，Cyclone III FPGA提供HD視頻處理功能，實(shí)現(xiàn)與P2存儲(chǔ)卡的接口，并控制LCD顯示屏。在所有低成本FPGA系列中，Cyclone
關(guān)鍵字： Altera FPGA 高清 HD

四通道超聲探傷卡的硬件設(shè)計(jì)

1 四通道超聲探傷卡的總體結(jié)構(gòu) 　　四通道超聲探傷卡的總體結(jié)構(gòu)框圖如圖1所示。從框圖中可以看出，其主要由超聲發(fā)射電路、通道選擇、放大濾波、數(shù)據(jù)采集壓縮、卡內(nèi)微處理器、USB接口等部分組成。　　四通道采用分時(shí)工作方式。四個(gè)通道分時(shí)進(jìn)行超聲發(fā)射，回波信號(hào)經(jīng)過(guò)通道選擇開(kāi)關(guān)后進(jìn)行信號(hào)放大與帶通濾波，然后在FPGA的控制下進(jìn)行A/D轉(zhuǎn)換，采集的數(shù)據(jù)在FPGA內(nèi)實(shí)時(shí)壓縮后存入FPGA內(nèi)部的雙端口RAM中，然后由卡上的微處理器讀取數(shù)據(jù)，再次進(jìn)行數(shù)字濾波后通過(guò)USB接口向上位PC機(jī)傳送。 2 超聲波發(fā)射電路
關(guān)鍵字：微處理器探傷卡 FPGA 超聲波

GPON脈沖模式接收器的低功率解決方案

為第一英里客戶(小型商業(yè)和家庭)提供支持語(yǔ)音、視頻和數(shù)據(jù)三重應(yīng)用的寬帶業(yè)務(wù)正在不斷發(fā)展。最終結(jié)果是支持 ...
關(guān)鍵字： GPON BMR 解決方案低功率相位變化以太網(wǎng)無(wú)源光網(wǎng)絡(luò) LatticeSC FPGA ONU 脈沖

MIMO-OFDMA無(wú)線基站的DSP-FPGA系統(tǒng)劃分

引言　　無(wú)線運(yùn)營(yíng)商通過(guò)提供增強(qiáng)數(shù)據(jù)服務(wù)來(lái)提高單位用戶平均收益(ARPU)，這同時(shí)推動(dòng)了對(duì)寬帶的需求，導(dǎo)致對(duì)數(shù)據(jù)速率的要求越來(lái)越高。而且，為用戶提供各種應(yīng)用體驗(yàn)的要求也促使底層網(wǎng)絡(luò)體系結(jié)構(gòu)進(jìn)行變革。窄帶2G GSM、IS-95系統(tǒng)等以語(yǔ)音為中心的技術(shù)已經(jīng)發(fā)展到了基于WCDMA的HSDPA和HSUPA系統(tǒng)，峰值數(shù)據(jù)速率達(dá)到了10Mbps。今后的3GPP長(zhǎng)期發(fā)展規(guī)范采用了多輸入多輸出(MIMO)等復(fù)雜的信號(hào)處理技術(shù)，以及正交頻分復(fù)用接入(OFDMA)和多載波碼分復(fù)用接入(MC-CDMA)等新的射頻技術(shù)，這些
關(guān)鍵字： MIMO WiMAX LTE 3G FPGA

基于USB2.0與FPGA技術(shù)的高速數(shù)據(jù)采集系統(tǒng)的設(shè)計(jì)

　　近年來(lái)筆記本電腦迅速普及和更新，其中大部分已經(jīng)不配置RS232接口，而USB接口已成為今后一段時(shí)間PC機(jī)與外設(shè)接口的主流。本采集系統(tǒng)的設(shè)計(jì)構(gòu)建了一個(gè)基于USB接口的多功能通用數(shù)據(jù)采集、傳輸平臺(tái)，將嵌入式系統(tǒng)的實(shí)時(shí)性、靈活性和PC機(jī)強(qiáng)大的數(shù)據(jù)存儲(chǔ)、處理、顯示功能結(jié)合起來(lái)。該采集系統(tǒng)在智能儀器儀表、測(cè)控系統(tǒng)、工控系統(tǒng)等領(lǐng)域有廣闊的應(yīng)用前景。 1 系統(tǒng)總體結(jié)構(gòu)設(shè)計(jì) 　　1.1 系統(tǒng)總體結(jié)構(gòu) 　　系統(tǒng)總體結(jié)構(gòu)框圖如圖1所示，系統(tǒng)包括：?jiǎn)纹瑱C(jī)與USB接口模塊、FPGA模塊、信號(hào)調(diào)理及A/D模塊。其中，單片
關(guān)鍵字：單片機(jī) USB FPGA A/D

基于DSP的嵌入式顯微圖像處理系統(tǒng)的設(shè)計(jì)

　　顯微圖像處理是數(shù)字圖像處理的一個(gè)重要研究領(lǐng)域，隨著其技術(shù)的不斷發(fā)展，已經(jīng)在材料、生物、醫(yī)學(xué)等領(lǐng)域得到了廣泛應(yīng)用[1][2]。目前的顯微圖像處理通常利用圖像采集系統(tǒng)將顯微圖像采集到計(jì)算機(jī)中再進(jìn)行圖像處理，這樣，雖然運(yùn)算速度高，但體積龐大、不便于攜帶，有一定的局限性。因此，采用數(shù)字圖像處理技術(shù)和DSP技術(shù)實(shí)現(xiàn)顆粒顯微圖像的高效、快速、全面的統(tǒng)計(jì)與測(cè)量，具有重要的實(shí)用價(jià)值和廣闊的應(yīng)用前景。本文提出并設(shè)計(jì)了一種基于DSP和FPGA的嵌入式顯微圖像采集處理系統(tǒng)，如圖1所
關(guān)鍵字： DSP 圖像處理顯微 FPGA

GE Fanuc智能設(shè)備推出首個(gè)加固XMCV5夾層卡

　　針對(duì)數(shù)字信號(hào)處理應(yīng)用而設(shè)計(jì)；可應(yīng)用于最惡劣的環(huán)境當(dāng)中　　* Xilinx Virtex FPGA 處理器　　* 5種加固選項(xiàng) 　　* 靈活配置選項(xiàng) 　　* 兼容 VITA-42.0、VITA 42.2 和VITA 42.3 　　GE Fanuc 智能設(shè)備近日發(fā)布支持Xilinx Virtex-5 FPGA 的XMCV5夾層卡，以滿足軍事和航空領(lǐng)域客戶日益增長(zhǎng)的對(duì)FPGA技術(shù)的需求。我們?cè)O(shè)計(jì)的XMCV5應(yīng)用范圍十分廣泛，在數(shù)字信號(hào)(DSP)處理應(yīng)用方面，可應(yīng)用于地面移動(dòng)通信、飛機(jī)固定和旋
關(guān)鍵字： FPGA 數(shù)字信號(hào)處理 GE Fanuc 夾層卡

Spartan-3 FPGA系列中高效PCB布局的LVDS信號(hào)倒相

　　提要　　在比較簡(jiǎn)單的未大量使用過(guò)孔的四層或六層 PCB 上，可能很難對(duì) LVDS 或 LVPECL 這類差分信號(hào)布線。其原因是，驅(qū)動(dòng)器上的正極引腳必須驅(qū)動(dòng)接收器上的相應(yīng)正極引腳，而負(fù)極引腳則必須驅(qū)動(dòng)接收器的負(fù)極引腳。有時(shí)跡線以錯(cuò)誤的方向結(jié)束，這實(shí)際上是向電路中添加了一個(gè)倒相器。本應(yīng)用指南說(shuō)明 Spartan?- 3 FPGA 系列如何僅通過(guò)在接收器數(shù)據(jù)通路中加入一個(gè)倒相器即可避免大量使用過(guò)孔，并且在不要求 PCB 重新設(shè)計(jì)的情況下即可解決意外的 PCB 跡線交換問(wèn)題。這項(xiàng)技術(shù)同樣適用于將 FPGA
關(guān)鍵字： PCB LVDS 倒相器 FPGA SDR

3G系統(tǒng)中AGC的FPGA設(shè)計(jì)實(shí)現(xiàn)

　　1 引言　　大多數(shù)接收機(jī)必須處理動(dòng)態(tài)范圍很大的信號(hào)，這需要進(jìn)行增益調(diào)整，以防止過(guò)載或某級(jí)產(chǎn)生互調(diào)，調(diào)整解調(diào)器的工作以優(yōu)化工作。在現(xiàn)代無(wú)線電接收裝置中。可變?cè)鲆娣糯笃魇请娍氐?，并且?dāng)接收機(jī)中使用衰減器時(shí)，他們通常都是由可變電壓控制的連續(xù)衰減器。控制應(yīng)該是平滑的并且與輸入的信號(hào)能量通常成對(duì)數(shù)關(guān)系(線性分貝)。在大多數(shù)情況下，由于衰落，AGC通常用來(lái)測(cè)量輸入解調(diào)器的信號(hào)電平，并且通過(guò)反饋控制電路把信號(hào)電平控制在要求的范同內(nèi)。　　2 系統(tǒng)總體設(shè)計(jì) 　　在本設(shè)計(jì)中，前端TD_SCDM
關(guān)鍵字： TD_SCDMA AGC FPGA RSP IIR

利用FPGA實(shí)現(xiàn)工業(yè)以太網(wǎng)交換機(jī)設(shè)計(jì)優(yōu)化

利用FPGA實(shí)現(xiàn)工業(yè)以太網(wǎng)交換機(jī)設(shè)計(jì)優(yōu)化,工業(yè)以太網(wǎng)技術(shù)一直在進(jìn)步，并越來(lái)越普及，而設(shè)計(jì)師面臨著對(duì)高性價(jià)比工業(yè)交換機(jī)日益強(qiáng)勁的需求?；贏SIC和ASSP的交換機(jī)因其架構(gòu)固定，所以實(shí)際上沒(méi)有余地定制出新的系統(tǒng)特性。為了增加特性設(shè)計(jì)一般要推倒重來(lái)，此舉會(huì)導(dǎo)致額外的設(shè)計(jì)時(shí)間和成本支出。但如上所述的支持IEEE 1588交換機(jī)的FPGA設(shè)計(jì)可節(jié)省6到9個(gè)月的工程時(shí)間，并提供給設(shè)計(jì)師夢(mèng)寐以求的靈活性，幫助他們實(shí)現(xiàn)精確定時(shí)協(xié)議（PTP）、支持多個(gè)工業(yè)以太網(wǎng)標(biāo)準(zhǔn)、額外的標(biāo)準(zhǔn)接口或者其它可能的定制特性。
關(guān)鍵字：交換機(jī) 設(shè)計(jì) 優(yōu)化以太網(wǎng) 工業(yè) FPGA 實(shí)現(xiàn) 利用

在高清晰LCD HDTV中使用Cyclone III FPGA

　　引言　　當(dāng)今的液晶顯示(LCD) 技術(shù)在高清晰電視(HDTV) 領(lǐng)域得到了廣泛應(yīng)用，其挑戰(zhàn)在于如何獲得更高的分辨率，實(shí)現(xiàn)更快的數(shù)據(jù)速率。提高數(shù)據(jù)速率需要專業(yè)圖像處理算法來(lái)支持快速移動(dòng)的視頻。業(yè)界遇到的主要問(wèn)題是：怎樣實(shí)現(xiàn)這些算法，率先將產(chǎn)品推向市場(chǎng)，并且能夠控制好產(chǎn)品功耗? 　　為解決這一問(wèn)題，當(dāng)硬件平臺(tái)和不同尺寸的LCD 顯示屏連接時(shí)，設(shè)計(jì)人員需要確定怎樣重新配置圖像處理算法。面積較大的LCD 顯示屏需要更快的數(shù)據(jù)速率，因此，難點(diǎn)在于怎樣根據(jù)顯示屏大小來(lái)調(diào)整數(shù)據(jù)速率。　　采用新的低成本Cy
關(guān)鍵字： FPGA Cyclone III LCD HDTV