fpga 文章進(jìn)入 fpga技術(shù)社區(qū)

用DSP和FPGA構(gòu)建多普勒測(cè)量系統(tǒng)

隨著FPGA性能和容量的改進(jìn)，使用FPGA執(zhí)行DSP功能的做法變得越來(lái)越普遍。
關(guān)鍵字：多普勒 DSP 測(cè)量系統(tǒng) FPGA

DMC130A控制器在雙液定量灌注機(jī)系統(tǒng)中的應(yīng)用

利用DMC130A高精準(zhǔn)的直線插補(bǔ)特性，驅(qū)動(dòng)步進(jìn)電機(jī)旋轉(zhuǎn)設(shè)定圈數(shù)，帶動(dòng)齒輪泵，實(shí)現(xiàn)精確的雙液定量；利用DMC130A控制器的寄存器器指令、運(yùn)算指令，實(shí)現(xiàn)對(duì)不同出膠比例靈活更改參數(shù)的需求；利用DMC300A控制器開(kāi)放的顯示指令，實(shí)現(xiàn)了設(shè)備運(yùn)行時(shí)狀態(tài)信息的顯示需求。
關(guān)鍵字： DMC130A 運(yùn)動(dòng)控制器自動(dòng)化 FPGA 步進(jìn)電機(jī) 雙液定量灌注點(diǎn) 膠機(jī)科瑞特

用低成本FPGA實(shí)現(xiàn)Femtocell基帶架構(gòu)

過(guò)去的25年里，F(xiàn)PGA在無(wú)線基礎(chǔ)設(shè)施的開(kāi)發(fā)和部署中扮演了重要的角色。無(wú)線設(shè)備市場(chǎng)跨越了大批量FPGA生產(chǎn)與小批量ASIC生產(chǎn)之間的溝壑?；境闪藲v史的分界點(diǎn)，因?yàn)榛镜纳?jí)和大規(guī)模部署所需器件量可達(dá)數(shù)萬(wàn)乃至數(shù)十萬(wàn)
關(guān)鍵字：低成本 femtocell FPGA 基帶架構(gòu)

基于FPGA的機(jī)器人視覺(jué)系統(tǒng)模塊的設(shè)計(jì)

視覺(jué)技術(shù)是近幾十年來(lái)發(fā)展的一門(mén)新興技術(shù)。機(jī)器視覺(jué)可以代替人類的視覺(jué)從事檢驗(yàn)、目標(biāo)跟蹤、機(jī)器人導(dǎo)向等方面的工作，特別是在那些需要重復(fù)、迅速的從圖象中獲取精確信息的場(chǎng)合。盡管在目前硬件和軟件技術(shù)條件下，機(jī)器視覺(jué)功能還處于初級(jí)水平，但其潛在的應(yīng)用價(jià)值引起了世界各國(guó)的高度重視，發(fā)達(dá)國(guó)家如美國(guó)、日本、德國(guó)、法國(guó)等都投入了大量的人力物力進(jìn)行研究，近年來(lái)已經(jīng)在機(jī)器視覺(jué)的某些方面獲得了突破性的進(jìn)展，機(jī)器視覺(jué)在車輛安全技術(shù)、自動(dòng)化技術(shù)等應(yīng)用中也越來(lái)越顯示出其重要價(jià)值。本文根據(jù)最新的CMOS圖像采集芯片設(shè)計(jì)了一種通用的視覺(jué)系
關(guān)鍵字：機(jī)器人視覺(jué)系統(tǒng) 集成電路 FPGA

FPGA PCIe 視頻采集(Video Capture)解決方案分析

網(wǎng)絡(luò)視頻監(jiān)控的出現(xiàn)也大大擴(kuò)展了視頻監(jiān)控的應(yīng)用范圍。高速網(wǎng)絡(luò)基礎(chǔ)設(shè)備容易部署，便于實(shí)現(xiàn)集中監(jiān)控和視頻信息的歸檔。整體而言全球視頻監(jiān)控設(shè)備市場(chǎng)的總額接近70億美元。中國(guó)監(jiān)控設(shè)備市場(chǎng)預(yù)計(jì)將從目前的7.83億美元增長(zhǎng)到2011年的14億。（消息來(lái)源: iSuppli Corp.) 在未來(lái)的幾年內(nèi)，2008年北京奧運(yùn)會(huì)、2010年上海世博會(huì)和“和平中國(guó)”計(jì)劃有望成為推動(dòng)這一市場(chǎng)繼續(xù)增長(zhǎng)的重大事件。因此，視頻監(jiān)控解決方案的視頻采集、視頻處理和視頻數(shù)據(jù)格式化以及高速傳輸支持功能等方面的機(jī)會(huì)無(wú)處不在。
關(guān)鍵字： PCIe 視頻采集 FPGA VideoCapture 解決方案分析

FPGA 的設(shè)計(jì)軟件

FPGA 的設(shè)計(jì)軟件簡(jiǎn)介
關(guān)鍵字：設(shè)計(jì)軟件 FPGA

DSP48E Slice

關(guān)鍵字： Virtex-5 Xilinx FPGA

RocketIO GTX 收發(fā)器

關(guān)鍵字： Virtex-5 Xilinx FPGA

PowerPC 440 處理器模塊

關(guān)鍵字： Virtex-5 Xilinx FPGA

SOPC簡(jiǎn)介

SOPC(System On Programmable Chip)即可編程的片上系統(tǒng)，或者說(shuō)是基于大規(guī)模FPGA的單片系統(tǒng)。SOPC的設(shè)計(jì)技術(shù)是現(xiàn)代計(jì)算機(jī)輔助設(shè)計(jì)技術(shù)、EDA技術(shù)和大規(guī)模集成電路技術(shù)高度發(fā)展的產(chǎn)物。
關(guān)鍵字： SOPC FPGA

FPGA/CPLD 的設(shè)計(jì)思想與技巧

FPGA/CPLD 的設(shè)計(jì)思想與技巧是一個(gè)非常大的話題，由于篇幅所限，本文僅介紹一些常用的設(shè)計(jì)思想與技巧，包括乒乓球操作、串并轉(zhuǎn)換、流水線操作和數(shù)據(jù)接口的同步方法。希望本文能引起工程師們的注意，如果能有意識(shí)地利用這些原則指導(dǎo)日后的設(shè)計(jì)工作，將取得事半功倍的效果！
關(guān)鍵字：設(shè)計(jì)思想 FPGA CPLD

CPLD/FPGA技術(shù)及電子設(shè)計(jì)自動(dòng)化

電子設(shè)計(jì)自動(dòng)化（EDA）的實(shí)現(xiàn)是與CPLD/FPGA技術(shù)的迅速發(fā)展息息相關(guān)的。CPLD/FPGA是80年代中后期出現(xiàn)的，其特點(diǎn)是具有用戶可編程的特性。利用PLD/FPGA，電子系統(tǒng)設(shè)計(jì)工程師可以在實(shí)驗(yàn)室中設(shè)計(jì)出專用IC，實(shí)現(xiàn)系統(tǒng)的集成，從而大大縮短了產(chǎn)品開(kāi)發(fā)、上市的時(shí)間，降低了開(kāi)發(fā)成本。此外，CPLD/FPGA還具有靜態(tài)可重復(fù)編程或在線動(dòng)態(tài)重構(gòu)特性，使硬件的功能可象軟件一樣通過(guò)編程來(lái)修改，不僅使設(shè)計(jì)修改和產(chǎn)品升級(jí)變得十分方便，而且極大地提高了電子系統(tǒng)的靈活性和通用能力。
關(guān)鍵字：可編程邏輯器件 FPGA CPLD 電子設(shè)計(jì) 靈活性

FPGA管腳分配需要考慮的因素

在芯片的研發(fā)環(huán)節(jié)，F(xiàn)PGA 驗(yàn)證是其中的重要的組成部分，如何有效的利用 FPGA 的資源，管腳分配也是必須考慮的一個(gè)重要問(wèn)題。一般較好的方法是在綜合過(guò)程中通過(guò)時(shí)序的一些約束讓對(duì)應(yīng)的工具自動(dòng)分配，但是從研發(fā)的時(shí)間段上來(lái)考慮這種方法往往是不可取的，RTL驗(yàn)證與驗(yàn)證板設(shè)計(jì)必須是同步進(jìn)行的，在驗(yàn)證代碼出來(lái)時(shí)驗(yàn)證的單板也必須設(shè)計(jì)完畢，也就是管腳的分配也必須在設(shè)計(jì)代碼出來(lái)之前完成。
關(guān)鍵字：可編程邏輯器件管腳分配 FPGA

基于FPGA的鍵盤(pán)掃描模塊的設(shè)計(jì)

在嵌入式計(jì)算機(jī)系統(tǒng)中，鍵盤(pán)是最基本的人機(jī)交互輸入設(shè)備。除了使用通用的標(biāo)準(zhǔn)鍵盤(pán)外，實(shí)際工程應(yīng)用中更需要進(jìn)行單獨(dú)設(shè)計(jì)并購(gòu)程專用的各種小鍵盤(pán)。隨著EDA（電子設(shè)計(jì)自動(dòng)化）技術(shù)的迅速發(fā)展，利用FPGA來(lái)實(shí)現(xiàn)各種數(shù)字電路將是非常經(jīng)濟(jì)和便利的。文中介紹鍵盤(pán)掃描模塊地實(shí)現(xiàn)原理，闡迷了一種基于FPGA的鍵盤(pán)掃描模塊的實(shí)現(xiàn)方法。
關(guān)鍵字：健盤(pán)掃描嵌入式系統(tǒng) 抖動(dòng) FPGA EDA

基于FPGA的TFTLCD快檢信號(hào)源的設(shè)計(jì)

目前TFT模塊的生產(chǎn)過(guò)程中常伴有模塊的線缺陷和點(diǎn)缺陷,依據(jù)TFT模塊的驅(qū)動(dòng)和測(cè)試原理,設(shè)計(jì)了一種由FPGA和模擬開(kāi)關(guān)組成的集成測(cè)試信號(hào)源,該信號(hào)源可提供源極信號(hào)、柵極信號(hào)、柵極控制信號(hào)和公共地信號(hào)四路測(cè)試信號(hào)。
關(guān)鍵字： TFTLCD 快檢信號(hào)源的設(shè)計(jì) FPGA