fpga 文章進(jìn)入 fpga技術(shù)社區(qū)

FPGA：HDMI接口

HDMI 是一種數(shù)字視頻接口，因此很容易從現(xiàn)代 FPGA 驅(qū)動(dòng)。讓我們看看它是如何工作的。連接器標(biāo)準(zhǔn) HDMI 連接器有 19 個(gè)引腳。在 19 個(gè)引腳中，有 8 個(gè)特別值得關(guān)注，因?yàn)樗鼈冃纬?4 個(gè) TMDS 差分對(duì)來(lái)傳輸實(shí)際的高速視頻信息。TMDS 時(shí)鐘+ 和時(shí)鐘-TMDS data0+ 和 data0-TMDS data1+ 和 data1-TMDS data2+ 和 data2-我們從FPGA到HDMI連接器的連接再簡(jiǎn)單不過(guò)了......我們使用 8 個(gè) FPGA 引腳，配置為 4 個(gè)差分 TM
關(guān)鍵字： FPGA HDMI接口

FPGA：Ethernet接口

以太網(wǎng)全雙工協(xié)議易于在FPGA中實(shí)現(xiàn)。這里的目標(biāo)是將FPGA連接到10BASE-T連接。以太網(wǎng)數(shù)據(jù)包：發(fā)送和接收10BASE-T FPGA 接口 0 - 發(fā)送以太網(wǎng)流量的方案在這里，我們演示了如何將以太網(wǎng)流量直接從FPGA發(fā)送到PC。對(duì)于此食譜，您需要：FPGA 開(kāi)發(fā)板，具有 2 個(gè)空閑 IO 和一個(gè) 20MHz 時(shí)鐘。一臺(tái)帶有以太網(wǎng)卡并安裝了 TCP-IP 堆棧的 PC（如果你能瀏覽 Internet，你就很好）。（可選）網(wǎng)絡(luò)集線(xiàn)器或交換機(jī)。1. 將FPGA板連接到以太網(wǎng)以下是使用以太網(wǎng)集線(xiàn)器或交換機(jī)
關(guān)鍵字： FPGA Ethernet接口

FPGA：PCI Express接口

隨著 PCI Express 在高端 FPGA 中變得司空見(jiàn)慣，讓我們看看 FPGA 供應(yīng)商如何輕松實(shí)現(xiàn)該技術(shù)。特別是，我們更仔細(xì)地研究了賽靈思的 PCI Express 解決方案。PCI Express 1 - 連接器PCI Express 通常有兩種尺寸：1 通道和 16 通道，其中 1 通道用于普通主板，16 通道用于顯卡。連接器1 通道連接器有 36 個(gè)觸點(diǎn)，排列成兩排，每排 18 個(gè)觸點(diǎn)。這是俯視圖。在 36 個(gè)觸點(diǎn)中，只有 6 個(gè)對(duì)數(shù)據(jù)傳輸有用，其余是電源引腳和其他輔助信號(hào)。 6 個(gè)功能觸點(diǎn)以
關(guān)鍵字： FPGA PCI Express接口賽靈思

FPGA：PCI項(xiàng)目

FPGA 是功能強(qiáng)大的 PCI 開(kāi)發(fā)平PCI 0 - 簡(jiǎn)單的PCI接口這是 PCI 代碼的一個(gè)示例。我們使用 PCI 寫(xiě)入命令來(lái)控制 LED。寫(xiě)“0”可關(guān)閉 LED，寫(xiě)“1”可打開(kāi) LED！臺(tái)，這要?dú)w功于其可重新編程性和運(yùn)行速度。// Very simple PCI target// Just 3 flip-flops for the PCI logic, plus one to hold the state of an LEDmodule PCI(CLK, RSTn, FRAMEn, AD, CBE
關(guān)鍵字： FPGA PCI接口

FPGA：SD卡

SD 卡可輕松與 FPGA 連接。我們的SD卡項(xiàng)目分為兩部分：SD 卡 1 - FPGA 連接SD 卡可輕松與 FPGA 連接。它們有不同的尺寸（標(biāo)準(zhǔn)、迷你和微型），但在電氣上它們的工作方式相同。讓我們關(guān)注 micro-SD 卡，因?yàn)樗鼈兎浅Ｐ∏椰F(xiàn)在很受歡迎。Micro-SD 卡有 8 個(gè)針腳。首先，電源連接在引腳 4 和 6 上。然后，您需要 3 到 6 個(gè) FPGA 引腳連接，具體取決于您決定使用的操作模式。SPI模式在SPI模式下，DI/DO線(xiàn)是單向的。這意味著：無(wú)需在 DI/DO 上上拉命令（
關(guān)鍵字： FPGA SD卡

FPGA：JTAG接口

大多數(shù)FPGA都支持JTAG。JTAG 1 - 什么是JTAG？JTAG 是 1149 年代開(kāi)發(fā)的 IEEE 標(biāo)準(zhǔn) （1.1980），用于解決電子板制造問(wèn)題。如今，它更多地用作編程、調(diào)試和探測(cè)端口。但首先，讓我們看看JTAG的原始用途，邊界測(cè)試。邊界測(cè)試這是一個(gè)簡(jiǎn)單的電子板（也稱(chēng)為“PCB”，意為“印刷電路板”），帶有兩個(gè) IC（“集成電路”）、一個(gè) CPU 和一個(gè) FPGA。典型的電路板可能有更多的IC。IC可以有很多引腳。因此，當(dāng)然，IC通過(guò)許多連接（PCB走線(xiàn)）連接在一起。我們?cè)谶@里只展示四個(gè)。
關(guān)鍵字： FPGA JTAG接口

FPGA約束、時(shí)序分析的概念介紹

時(shí)序約束的概念和基本策略時(shí)序約束主要包括周期約束（FFS到FFS，即觸發(fā)器到觸發(fā)器）和偏移約束（IPAD到FFS、FFS到OPAD）以及靜態(tài)路徑約束（IPAD到OPAD）等3種。通過(guò)附加約束條件可以使綜合布線(xiàn)工具調(diào)整映射和布局布線(xiàn)過(guò)程，使設(shè)計(jì)達(dá)到時(shí)序要求。例如用OFFSET_IN_BEFORE約束可以告訴綜合布線(xiàn)工具輸入信號(hào)在時(shí)鐘之前什么時(shí)候準(zhǔn)備好，綜合布線(xiàn)工具就可以根據(jù)這個(gè)約束調(diào)整與IPAD相連的Logic Circuitry的綜合實(shí)現(xiàn)過(guò)程，使結(jié)果滿(mǎn)足FFS的建立時(shí)間要求。附加時(shí)序約束的一般策略是先附加
關(guān)鍵字： FPGA 約束時(shí)序

FPGA：EPP（增強(qiáng)型并行端口）

EPP 使與 PC 的通信變得快速而簡(jiǎn)單。在這里，我們使用Pluto-P FPGA板與支持EPP的PC進(jìn)行通信。EPP 1 - 什么是 EPP？EPP 是 IEEE 1284（并行端口標(biāo)準(zhǔn)）的一部分。IEEE 1284 還定義了 SPP 和 ECP，但 EPP 提供了兩者的優(yōu)點(diǎn)，即速度和簡(jiǎn)單性。EPP的主要特點(diǎn)是：通過(guò)并行端口提供雙向通信，即對(duì)連接到 PC 并行端口的外圍設(shè)備進(jìn)行讀寫(xiě)的方式。事務(wù)是 8 位寬的，并且是原子的。主機(jī) （PC）始終是事務(wù)的發(fā)起者，讀取或?qū)懭搿](méi)有爆發(fā)的概念。您可以發(fā)
關(guān)鍵字： FPGA EPP 增強(qiáng)型并行端口

FPGA：SPI接口

SPI可以用作FPGA和其他芯片之間簡(jiǎn)單有效的通信方式。SPI 1 - 什么是SPI？SPI是一個(gè)簡(jiǎn)單的接口，允許一個(gè)芯片與一個(gè)或多個(gè)其他芯片進(jìn)行通信。它看起來(lái)如何？讓我們從一個(gè)簡(jiǎn)單的例子開(kāi)始，其中只有兩個(gè)芯片必須一起通信。SPI 需要在兩個(gè)芯片之間使用 4 根線(xiàn)。如您所見(jiàn)，這些電線(xiàn)被稱(chēng)為 SCK、MOSI、MISO 和 SSEL，其中一個(gè)芯片是“主芯片”，另一個(gè)芯片是“從芯片”。SPI基礎(chǔ)知識(shí)基本上：它是同步的。它是全雙工串行。它不是即插即用的。有一個(gè)（也只有一個(gè)）主站和一個(gè)或多個(gè)（或多個(gè)）從站。更多細(xì)
關(guān)鍵字： FPGA SPI接口

PSG獨(dú)立運(yùn)作拯救的是英特爾還是FPGA

根據(jù)英特爾官方的公告，2024年1月1日起，可編程解決方案部門(mén)（PSG）將獨(dú)立運(yùn)營(yíng)，并計(jì)劃2年內(nèi)開(kāi)啟IPO。值得一提的是，英特爾的PSG其實(shí)就是以2015年5月達(dá)成收購(gòu)協(xié)議的Altera為主體，從當(dāng)年花費(fèi)167億美元成為英特爾最大一筆收購(gòu)，到現(xiàn)在要獨(dú)立運(yùn)營(yíng)甚至上市套現(xiàn)，種種操作背后蘊(yùn)含了哪些原因我們不得而知，不過(guò)這筆投資的回報(bào)價(jià)值幾何也許能終見(jiàn)分曉。在半導(dǎo)體行業(yè)，作為霸占銷(xiāo)售額榜首位置最久的公司，英特爾在收購(gòu)方面表現(xiàn)得一直很積極，但從另一個(gè)角度來(lái)看，英特爾的收購(gòu)交易獲得較高評(píng)價(jià)的也不多，很多交易即使計(jì)算
關(guān)鍵字：英特爾 PSG FPGA Altera 賽靈思 Lattice

FPGA串行接口（RS-232）

串行接口是將FPGA連接到PC的簡(jiǎn)單方法。我們只需要一個(gè)發(fā)射器和接收器模塊。異步發(fā)射器它通過(guò)序列化要傳輸?shù)臄?shù)據(jù)來(lái)創(chuàng)建信號(hào)“TxD”。異步接收器它從 FPGA 外部獲取信號(hào)“RxD”，并將其“解串化”，以便在 FPGA 內(nèi)部輕松使用。串行接口 1 - RS-232 串行接口的工作原理RS-232接口具有以下特點(diǎn)：使用 9 針連接器“DB-9”（較舊的 PC 使用 25 針“DB-25”）。允許雙向全雙工通信（PC可以同時(shí)發(fā)送和接收數(shù)據(jù)）?？梢砸源蠹s 10KBytes/s 的最大速度進(jìn)行通信。DB-9 連接
關(guān)鍵字： FPGA 串行接口

FPGA計(jì)數(shù)器的藝術(shù)

計(jì)數(shù)器構(gòu)成了一個(gè)基本的FPGA構(gòu)建塊。它們有各種形狀和形式......計(jì)數(shù)器 1 - 二進(jìn)制計(jì)數(shù)器最簡(jiǎn)單的計(jì)數(shù)器可以使用幾行 Verilog 構(gòu)建快速高效的二進(jìn)制計(jì)數(shù)器。例如，下面是一個(gè) 32 位計(jì)數(shù)器。reg [31:0] cnt;always @(posedge clk) cnt <= cnt+1;此類(lèi)計(jì)數(shù)器從 0 計(jì)數(shù)到 4294967295，然后回滾 0 以繼續(xù)其進(jìn)程。它占用的資源很少，并且在FPGA中運(yùn)行速度快，這要?dú)w功于隱藏的攜帶鏈（稍后會(huì)詳細(xì)介紹）。現(xiàn)在，讓我們看看一些變化。首先
關(guān)鍵字： FPGA 計(jì)時(shí)器二進(jìn)制

實(shí)現(xiàn)最高效的數(shù)據(jù)轉(zhuǎn)換：深入了解Achronix JESD204C解決方案

長(zhǎng)期以來(lái)，Achronix為不同行業(yè)的數(shù)據(jù)密集型和高帶寬應(yīng)用提供了創(chuàng)新性的FPGA產(chǎn)品和技術(shù)，并幫助客戶(hù)不斷打破性能極限。其中一些應(yīng)用需要與先進(jìn)的模擬/數(shù)字轉(zhuǎn)換器（ADC）和數(shù)字/模擬轉(zhuǎn)換器（DAC）進(jìn)行對(duì)接——可由JESD204C完美地完成這項(xiàng)任務(wù)。JESD204B/C是由JEDEC定義和開(kāi)發(fā)的高速數(shù)據(jù)轉(zhuǎn)換器串行接口標(biāo)準(zhǔn)。該標(biāo)準(zhǔn)減少了高速數(shù)據(jù)轉(zhuǎn)換器和其他高性能器件（如Achronix Speedster7t FPGA）之間的數(shù)據(jù)輸入和輸出數(shù)量。這種數(shù)字和模擬信號(hào)鏈的組合使設(shè)計(jì)人員能夠獲得簡(jiǎn)化的小尺寸電路
關(guān)鍵字：數(shù)據(jù)轉(zhuǎn)換 Achronix JESD204C FPGA

萊迪思即將舉辦網(wǎng)絡(luò)研討會(huì)探討全新推出的創(chuàng)新中端FPGA

萊迪思半導(dǎo)體，低功耗可編程器件的領(lǐng)先供應(yīng)商，近日宣布將舉辦一場(chǎng)網(wǎng)絡(luò)研討會(huì)，介紹其最新的兩款創(chuàng)新型中端FPGA器件系列，萊迪思Avant?-G和Avant?-X，分別為通用FPGA和高級(jí)互連FPGA。在網(wǎng)絡(luò)研討會(huì)上，萊迪思將介紹這些新型FPGA相關(guān)的技術(shù)，新產(chǎn)品旨在為通信、計(jì)算、工業(yè)和汽車(chē)市場(chǎng)的中端應(yīng)用提供低功耗、先進(jìn)的連接和優(yōu)化的計(jì)算能力等特性?！? ?主辦方：萊迪思半導(dǎo)體●? ?內(nèi)容：萊迪思最新推出的中端FPGA——Avant-G和Avant-X●? &
關(guān)鍵字：萊迪思中端FPGA FPGA

跨越時(shí)鐘域

FPGA設(shè)計(jì)可以使用多個(gè)時(shí)鐘。每個(gè)時(shí)鐘在FPGA內(nèi)部形成一個(gè)“時(shí)鐘域”，如果在另一個(gè)時(shí)鐘域中需要在一個(gè)時(shí)鐘域中生成的信號(hào)，則需要格外小心?？鐣r(shí)鐘域1-信號(hào)假設(shè) clkB 域中需要來(lái)自 clkA 域的信號(hào)。它需要“同步”到 clkB 域，因此我們要構(gòu)建一個(gè)同步器設(shè)計(jì)，它從 clkA 域獲取一個(gè)信號(hào)，并在 clkB 域中創(chuàng)建一個(gè)新信號(hào)。在第一種設(shè)計(jì)中，我們假設(shè)與 clkA 和 clkB 時(shí)鐘速度相比，“信號(hào)輸入”變化緩慢。您需要做的就是使用兩個(gè)觸發(fā)器將信號(hào)從 clkA 移動(dòng)到 clkB。module Sig
關(guān)鍵字： FPGA 時(shí)鐘時(shí)鐘域