燦芯半導(dǎo)體文章進入燦芯半導(dǎo)體技術(shù)社區(qū)

燦芯半導(dǎo)體發(fā)布通用高性能小數(shù)分頻鎖相環(huán)IP及相關(guān)解決方案

一站式定制芯片及IP供應(yīng)商——燦芯半導(dǎo)體（上海）股份有限公司近日宣布成功研發(fā)出一款通用高性能小數(shù)分頻鎖相環(huán)（fractional-N PLL） IP，支持24bits高精度小數(shù)分頻，最高輸出頻率4.5Ghz，另外還支持擴頻時鐘（SSC）功能，可以為客戶提供多功能的小數(shù)分頻 PLL解決方案。PLL電路一般用于產(chǎn)生輸出頻率，輸出頻率值與PLL的參考輸入頻率呈倍數(shù)關(guān)系。小數(shù)分頻PLL通過頻率乘法比例的小數(shù)值，實現(xiàn)更精確的輸出頻率控制，從而提供更高精度和準確度的輸出頻率。SSC發(fā)生器是在一定頻率范圍內(nèi)調(diào)制時鐘信號
關(guān)鍵字：燦芯半導(dǎo)體小數(shù)分頻鎖相環(huán) IP

燦芯半導(dǎo)體推出xSPI/Hyperbus/Xcella控制器和PHY整體解決方案

一站式定制芯片及IP供應(yīng)商——燦芯半導(dǎo)體日前宣布推出xSPI/HyperbusTM/XcellaTM存儲器（閃存、PSRAM、MRAM 等）的控制器和PHY解決方案，適用于客制化SoC。該解決方案采用了兆易創(chuàng)新、愛普科技、賽普拉斯（英飛凌）、美光、旺宏電子等memory廠商的存儲器進行驗證，可以支持客戶在不同領(lǐng)域更快地開發(fā)性能更優(yōu)異的產(chǎn)品。由JEDEC在2018年7月批準的eXpanded串行外設(shè)接口（xSPI）JESD251標準，定義了一種用于存儲器的高數(shù)據(jù)吞吐量串行接口。它提供高數(shù)據(jù)吞吐量
關(guān)鍵字：燦芯半導(dǎo)體 xSPI Hyperbus Xcella

采用燦芯半導(dǎo)體SoC平臺解決方案的智能電表芯片開始量產(chǎn)

中國上海，2019年10月16日，全球領(lǐng)先的定制化芯片（ASIC）設(shè)計解決方案提供商燦芯半導(dǎo)體（“燦芯”）對外宣布，采用燦芯SoC平臺解決方案以及中芯國際40nm及0.13um工藝研發(fā)、可實現(xiàn)RF和PLC通信的兩顆芯片進入量產(chǎn)階段。此芯片設(shè)計將RF和PLC通信集合于同一芯片組上，整合了多個傳輸接口IP，支持工業(yè)級的有線或無線連接，如PLC, IEEE 802.15.4g和 WiFi，為智能水表、電表和氣表提供智能互連方案；利用自適應(yīng)通信功能，網(wǎng)絡(luò)基礎(chǔ)設(shè)施的部署將更加便捷、快速以及成本更低?！爸悄茈姳硇酒?/li>
關(guān)鍵字：燦芯半導(dǎo)體 SoC平臺解決方案智能電表芯片

中芯國際與燦芯首創(chuàng)SMIC-ASIC網(wǎng)絡(luò)互動平臺

　　國際領(lǐng)先的IC設(shè)計公司及一站式服務(wù)供應(yīng)商 -- 燦芯半導(dǎo)體(上海)有限公司(以下簡稱“燦芯半導(dǎo)體”)與中國內(nèi)地規(guī)模最大、技術(shù)最先進的集成電路晶圓代工企業(yè) -- 中芯國際集成電路制造有限公司(“中芯國際”，紐交所代號：SMI，港交所代號：981)，于2014年6月5日宣布聯(lián)合推出SMIC-ASIC網(wǎng)絡(luò)服務(wù)平臺。該平臺是由燦芯半導(dǎo)體創(chuàng)建，并由中芯國際和燦芯半導(dǎo)體共同打造的專業(yè)的半導(dǎo)體產(chǎn)業(yè)網(wǎng)絡(luò)交流平臺，為客戶解答基礎(chǔ)ASIC問題以及提供專業(yè)工程技術(shù)和商務(wù)咨詢，并為整個ASIC項目開發(fā)提供參考，實現(xiàn)創(chuàng)新的業(yè)務(wù)
關(guān)鍵字：燦芯半導(dǎo)體 IC SMIC-ASIC

中芯國際、燦芯半導(dǎo)體和CEVA合作力推DSP硬核及平臺

　　國際領(lǐng)先的IC設(shè)計公司及一站式服務(wù)供應(yīng)商?--?燦芯半導(dǎo)體(上海)有限公司(以下簡稱“燦芯半導(dǎo)體”)與中國內(nèi)地規(guī)模最大、技術(shù)最先進的集成電路晶圓代工企業(yè)——中芯國際集成電路制造有限公司以及CEVA公司——領(lǐng)先的IP平臺解決方案和數(shù)位信號處理器(DSP)?核心授權(quán)商，今日聯(lián)合宣布：三方將共同開發(fā)CEVA?DSP硬核，為客戶降低研發(fā)風險、縮短SoC項目的設(shè)計周期。根據(jù)協(xié)議，燦芯半導(dǎo)體取得一系列基于中芯國際工藝的CEVA?DSP核心技術(shù)的獨家授權(quán)，開發(fā)針對特
關(guān)鍵字：中芯國際燦芯半導(dǎo)體 CEVA DSP

燦芯半導(dǎo)體爭當設(shè)計服務(wù)業(yè)的排頭兵

　　10月10日“中國集成電路設(shè)計業(yè)2013年會暨合肥集成電路創(chuàng)新發(fā)展高峰論壇”在合肥盛大開幕,云集了眾多業(yè)界知名的晶圓代工廠、EDA、IP及IC設(shè)計產(chǎn)商，燦芯半導(dǎo)體仍然與投資方中芯國際聯(lián)袂參展，展示了其先進技術(shù)的最新進展和成功案例。　　自從2010年中國大陸第一大芯片代工廠中芯國際投資燦芯半導(dǎo)體后，燦芯半導(dǎo)體所有工藝產(chǎn)品都是與其合作的。中芯國際擁有世界先進的制造工藝、穩(wěn)定的生產(chǎn)線、充足的產(chǎn)能和高品質(zhì)的良率，再加上燦芯半導(dǎo)體的高端設(shè)計能力和定制化的IP，客戶在中國就可以享受到一
關(guān)鍵字：燦芯半導(dǎo)體 28納米

燦芯半導(dǎo)體40納米項目累計達兩位數(shù)

　　燦芯半導(dǎo)體宣布與客戶合作開發(fā)的40納米芯片設(shè)計項目數(shù)量累計達到十個，這些項目均基于中芯國際的40納米制造工藝。　　燦芯半導(dǎo)體開發(fā)的先進技術(shù)芯片廣泛應(yīng)用于高成長的移動設(shè)備領(lǐng)域，如智能手機。燦芯半導(dǎo)體的40納米項目大多采用了先進的ARMCortex?系列內(nèi)核，包括A5、A7、A9,以確保芯片高性能和低功耗的要求。　　燦芯半導(dǎo)體致力于先進技術(shù)的芯片設(shè)計開發(fā)，截止到2012年第三季度，線寬小于65納米的項目累計數(shù)量已占到總數(shù)的一半。燦芯半導(dǎo)體還積極投入研發(fā)28納米的芯片設(shè)計技術(shù)，以滿足客戶將來的需求。
關(guān)鍵字：燦芯半導(dǎo)體 40納米

燦芯半導(dǎo)體40納米項目累計達兩位數(shù)

　　上海，2013年1月9日-- 國際領(lǐng)先的ASIC設(shè)計公司及一站式服務(wù)供應(yīng)商，燦芯半導(dǎo)體(上海)有限公司(以下簡稱“燦芯半導(dǎo)體”)今日宣布與客戶合作開發(fā)的40納米芯片設(shè)計項目數(shù)量累計達到十個，這些項目均基于中芯國際(紐約證交所代碼：SMI，香港聯(lián)交所代碼：981)的40納米制造工藝。　　燦芯半導(dǎo)體開發(fā)的先進技術(shù)芯片廣泛應(yīng)用于高成長的移動設(shè)備領(lǐng)域，如智能手機。燦芯半導(dǎo)體的40納米項目大多采用了先進的ARM® Cortex™系列內(nèi)核，包括A5、A7
關(guān)鍵字：燦芯半導(dǎo)體 40納米

燦芯半導(dǎo)體與Cadence合作推出DDR內(nèi)存解決方案

　　國際領(lǐng)先的IC設(shè)計公司及一站式服務(wù)供應(yīng)商 -- 燦芯半導(dǎo)體(上海)有限公司(以下簡稱"燦芯半導(dǎo)體")，日前宣布與全球電子設(shè)計創(chuàng)新領(lǐng)先企業(yè)Cadence設(shè)計系統(tǒng)公司共同合作，將Cadence DDR Soft DLL PHY IP應(yīng)用于中芯國際集成電路制造有限公司(SMIC)生產(chǎn)工藝的設(shè)計體系。燦芯半導(dǎo)體和Cadence將集成DDR PHY 與I/O并應(yīng)用于中芯國際130納米、65納米、55納米和40納米工藝技術(shù)。燦芯半導(dǎo)體將流片系列測試芯片平臺，包含存儲器子系統(tǒng)IP，以此證明這種超
關(guān)鍵字：燦芯半導(dǎo)體 DDR內(nèi)存

燦芯半導(dǎo)體推出新一代SoC集成平臺

　　燦芯半導(dǎo)體日前宣布，開始面向客戶提供能滿足快速和可靠的RTL交付的新一代SoC集成平臺“Briliante”。根據(jù)客戶定制的目標，結(jié)合架構(gòu)的復(fù)雜度，燦芯半導(dǎo)體能在1~3天內(nèi)完成RTL設(shè)計以供綜合，包括自動生成測試案例以供驗證。此外，這個通用的平臺可以杜絕手工連接所帶來的風險，能通過簡單的、參數(shù)化的配置實施編程。　　“Briliante”平臺不僅能通過AMBA AHB和APB的ARM標準總線來把基于ARM CortexTM-M0, Cortex-M3
關(guān)鍵字：燦芯半導(dǎo)體 SoC

燦芯半導(dǎo)體成立美國和臺灣分公司

　　燦芯半導(dǎo)體(上海)有限公司今日宣布，燦芯半導(dǎo)體的臺灣分公司和美國分公司已正式成立。　　為了拓展燦芯半導(dǎo)體在臺灣和海外的業(yè)務(wù)，方便與海外客戶開展業(yè)務(wù)，燦芯半導(dǎo)體早在2011年初就開始籌劃在臺灣和海外建立分公司。臺灣分公司已于2011年9月成立，位于臺灣新竹，包括銷售、設(shè)計與研發(fā)等部門，燦芯半導(dǎo)體資深總監(jiān)楊展悌兼任臺灣分公司總經(jīng)理。美國分公司于2012年1月成立，主要面向海外客戶開展業(yè)務(wù)。除此之外，燦芯半導(dǎo)體還在歐洲、北美和日本設(shè)有銷售代理處。　　燦芯半導(dǎo)體總裁兼CEO職春星博士表示：&ldquo
關(guān)鍵字：燦芯半導(dǎo)體芯片設(shè)計

40納米低漏電ARM Cortex-A9雙核測試芯片成功流片

國際領(lǐng)先的IC設(shè)計公司及一站式服務(wù)供應(yīng)商—燦芯半導(dǎo)體(上海)有限公司(以下簡稱“燦芯半導(dǎo)體”)與中芯國際集成電路制造有限公司(“中芯國際”)及ARM今日聯(lián)合宣布，采用中芯國際40納米低漏電工藝的ARM Cortex-A9 MPCore雙核測試芯片首次成功流片。
關(guān)鍵字：燦芯半導(dǎo)體 ARM Cortex-A9 MPCore

燦芯半導(dǎo)體入選中國集成電路設(shè)計分會理事

　　近日，中國半導(dǎo)體行業(yè)協(xié)會集成電路設(shè)計分會會員大會與“2011 ICCAD”同期召開，在此次會議上，燦芯半導(dǎo)體(上海)有限公司(以下簡稱“燦芯半導(dǎo)體”)入選為中國半導(dǎo)體行業(yè)協(xié)會集成電路設(shè)計分會理事。　　燦芯半導(dǎo)體總裁兼CEO職春星博士說：“燦芯半導(dǎo)體自成立以來，一直在不斷地成長壯大，從0.18um芯片設(shè)計服務(wù)開始，目前已經(jīng)成功tape out 了40nm芯片。我們很高興入選為集成電路設(shè)計分會的理事，感謝各位代表及協(xié)會對我們的肯定!同時，我們
關(guān)鍵字：燦芯半導(dǎo)體 40nm芯片

燦芯半導(dǎo)體第一顆40nm芯片驗證成功

　　燦芯半導(dǎo)體(上海)有限公司與中芯國際集成電路制造有限公司(簡稱“中芯國際”，紐約證交所股票代碼：SMI，香港聯(lián)合交易所股票代碼：HK0981)共同宣布燦芯半導(dǎo)體第一顆 40nm 芯片在中芯國際一次性流片驗證成功。　
關(guān)鍵字：燦芯半導(dǎo)體中芯國際 40nm

燦芯半導(dǎo)體第一顆40nm芯片驗證成功

燦芯半導(dǎo)體（上海）有限公司與中芯國際集成電路制造有限公司(簡稱“中芯國際”，紐約證交所股票代碼：SMI，香港聯(lián)合交易所股票代碼：HK0981)今天共同宣布燦芯半導(dǎo)體第一顆 40nm 芯片在中芯國際一次性流片驗證成功。
關(guān)鍵字：燦芯半導(dǎo)體 40nm 芯片

共16條 1/2 1 2 »

燦芯半導(dǎo)體介紹

您好，目前還沒有人創(chuàng)建詞條燦芯半導(dǎo)體!
歡迎您創(chuàng)建該詞條，闡述對燦芯半導(dǎo)體的理解，并與今后在此搜索燦芯半導(dǎo)體的朋友們分享。創(chuàng)建詞條

燦芯半導(dǎo)體 文章 進入燦芯半導(dǎo)體技術(shù)社區(qū)

燦芯半導(dǎo)體介紹

熱門主題

燦芯半導(dǎo)體文章進入燦芯半導(dǎo)體技術(shù)社區(qū)